HDLC的FPGA實(shí)現方法
加入技術(shù)交流群
圖3
待發(fā)送數據是由外部CPU通過(guò)interface模塊寫(xiě)入指定地址的緩沖存儲器的。在HDLC中，可以選用的緩沖存儲器類(lèi)型有FIFO（先進(jìn)先出）存儲器、DPRAM（雙端口RAM）存儲器、移位寄存器等。在本設計中，發(fā)送數據的存儲使用的是數據鎖存移位寄存器。使用這種寄存器的優(yōu)點(diǎn)是：寫(xiě)入的待發(fā)送數據經(jīng)鎖存后，可在任何時(shí)候（包括正在發(fā)送時(shí)）對數據的任何部分讀出檢查，并且數據可直接串行移位做CRC計算，簡(jiǎn)化FPGA設計。這種寄存器由數據鎖存器和串行移位寄存器兩部分組成，占用芯片資源較多，但對于有大量片上存儲器可用的FPGA 芯片來(lái)說(shuō)，這點(diǎn)是不成問(wèn)題的。
評論