基于掃描的電路設計技術(shù)介紹

為了確保芯片在制作完成后的正確性，有關(guān)電路測試的這個(gè)問(wèn)題越來(lái)越受重視。而且其測試的難度及成本也越來(lái)越高，于是如何有效地檢驗電路的正確性，并大幅度地降低測試成本，成為我們現在研究的熱點(diǎn)。通常我們在設計芯片的同時(shí)，可以根據芯片本身的特征，額外地把可測性電路設計(Design For Testability)在芯片里。談到可測性的電路設計，內建自測試(BIST)和基于掃描Scan—Based)的電路設計是常被提及的。

　　基于掃描的電路設計是可測性設計中最常用的一種方法。它是屬于Test—Per—Scan測試方法的電路。

　　目前的測試方法有兩種，一種是Test—Per—Scan，另一種是Test—Per—Clock，這兩種測試方法各有各的優(yōu)缺點(diǎn)。所謂Test—Per—Scan的運作方式，就是我們將一個(gè)電路里的全部或部分寄存器串聯(lián)起來(lái)，形成一條掃描鏈，然后將測試序列在每個(gè)周期移入一個(gè)值，直到測試向量填滿(mǎn)整個(gè)掃描路徑為止，再經(jīng)過(guò)一個(gè)周期后，我們將待測電路的測試結果傳到掃描鏈里。最后移出做壓縮分析。這種方法的優(yōu)點(diǎn)是很容易運用在任何商業(yè)性的設計流程中，而且其硬件架構對系統功能的影響較小，控制硬件設計也較為簡(jiǎn)單：缺點(diǎn)是要*較多的時(shí)間來(lái)產(chǎn)生測試向量，測試速度慢。所謂Test—Per一Clock，就是當我們在測試電路的時(shí)候，每一個(gè)周期都送進(jìn)一個(gè)新的測試向量進(jìn)入電路，同時(shí)在電路的輸出得到測試的結果，所以這種方式的電路測試時(shí)間較短，速度較快。

　　基于掃描的電路設計，主要是將待測電路內的寄存器，全部或部分用掃描寄存器來(lái)代替，讓我們在對電路進(jìn)行測試的時(shí)候可以輕易地控制其輸入及輸出，掃描寄存器最常用的結構是多路掃描寄存器，它是在普通寄存器的輸入端口加上一個(gè)多路器， 如圖1所示。測試控制端即多路器的選擇端，數據輸入端為正常的功能輸入端。此外還有測試輸入端、時(shí)鐘輸入端和數據輸出端。當測試輸入端為“0”時(shí)，寄存器為正常的功能輸入，電路處于正常模式;當測試輸入端為“1”時(shí)，寄存器為掃描輸入。電路就轉換成掃描模式。很明顯?；趻呙璧碾娐吩O計可以增加待測電路的可控制性和可觀(guān)察性。這種設計方式。優(yōu)點(diǎn)是需要額外的硬件空間較少，而且測試的效果較好，缺點(diǎn)是測試時(shí)間太長(cháng)。造成測試時(shí)間長(cháng)的原因有多個(gè)方面，我們可以通過(guò)分析基于掃描的電路設計來(lái)得到。這個(gè)缺點(diǎn)，正是我們想要改進(jìn)的部分。

　　2 基于掃描的電路的基本單元

　　2.1 線(xiàn)性反饋移位寄存器(LFSR)

　　最簡(jiǎn)單的測試向量產(chǎn)生器就是由線(xiàn)性反饋移位寄存器(Linear Feedback Shift Registers，LFSR)來(lái)組成的。因為當時(shí)鐘信號改變時(shí)，線(xiàn)性反饋移位寄存器內D觸發(fā)器的值就會(huì )改變，此時(shí)我們就可以將這些會(huì )一直改變的值當成測試向量，送給電路做測試。

　　一般的線(xiàn)性反饋移位寄存器可以分為兩類(lèi)，分別是Extemal XOR線(xiàn)性反饋移位寄存器和Internal XOR線(xiàn)性反饋移位寄存器，如圖2所示。這兩種線(xiàn)性反饋移位寄存器的主要差別在于External XOR線(xiàn)性反饋移位寄存器的modulo一2加法器是放在電路的反饋路徑上。而Internal XOR的線(xiàn)性反饋移位寄存器的加法器則是放在兩個(gè)寄存器之問(wèn)。這兩種不同結構的線(xiàn)性反饋移位寄存器所產(chǎn)生出的測試向量也不一樣，ExternalXOR線(xiàn)性反饋移位寄存器所產(chǎn)生的測試向量有下列特性：每個(gè)向量與下個(gè)向量之問(wèn)的關(guān)系，是向量中的位分別往右移了一位。而Internal XOR的線(xiàn)性反饋移位寄存器由于modulo一2加法器是在寄存器之問(wèn)，所以產(chǎn)生的測試向量看起來(lái)比External XOR線(xiàn)性反饋移位寄存器有更隨機的特性，所以我們必須選擇InternalXOR LFSR作為測試向量產(chǎn)生器。