基于A(yíng)MBA 3 AXI協(xié)議的規劃方案

在受約束的隨機、覆蓋驅動(dòng)方法中，工程師編寫(xiě)由高級約束描述的真實(shí)輸入。先進(jìn)的驗證工具和驗證IP將使用這些約束自動(dòng)產(chǎn)生幾千種測試向量對設計進(jìn)行驗證。功能覆蓋用來(lái)指導驗證和測量的過(guò)程。結果是驗證質(zhì)量目標能夠更容易地在投片前得到滿(mǎn)足，甚至對大多數復雜設計也是如此。用來(lái)實(shí)現受約束隨機驗證環(huán)境的參考驗證方法學(xué)建立在一個(gè)可重用的基礎架構之上，它使得在一個(gè)模塊級的測試可以在模塊級、子系統級，甚至跨越多項目進(jìn)行重用。RVM驅動(dòng)的驗證IP意味著(zhù)設計工程師僅需編寫(xiě)最少量的測試向量，然后依次產(chǎn)生幾千種測試向量，全面地將實(shí)際的總線(xiàn)流量加載到模塊或子系統中。Synopsys 基于RVM的環(huán)境提供了一個(gè)對所有驗證組件的統一接口，因此更容易理解并能夠快速地跨越其它項目被重用。

要加速基于AMBA 3 AXI協(xié)議的系統驗證，DesignWare驗證IP應當被用來(lái)驗證單獨的組件接口，并在子系統使用，最后在全系統級使用。在模塊級，驗證IP用來(lái)產(chǎn)生有效和精確的激勵源測試AMBA 3 AXI接口應用。如果測試向量是按照RVM的規則編寫(xiě)的，那么在這一級創(chuàng )建的測試向量將能夠在子系統級重新運行。

最初的基于AMBA 3 AXI 子系統的有效驗證通過(guò)用DesignWare驗證IP替換許多松散耦合的IP和設計模塊來(lái)完成。這使得內部連接、事物處理和功能能夠被快速驗證，并創(chuàng )建了一組魯棒性強的高覆蓋率測試向量。DesignWare驗證IP的主設備和從設備用來(lái)替代組件，主設備VIP用來(lái)創(chuàng )建直接的和受約束的隨機驗證事物處理。這種方法允許快速創(chuàng )建子系統激勵源和響應，能夠迅速清除任何設計內部的連接問(wèn)題。DesignWare驗證IP中的監視器用來(lái)檢查AMBA規范的遵守情況，并提供與基于測試平臺的評分表(Scoreboard)的直接連接(見(jiàn)圖1)。

評分表本質(zhì)上是一個(gè)測試平臺代碼模塊，它能以自動(dòng)且智能的方式跟蹤事物處理、覆蓋和數據流程。對于數據，它能夠跟蹤源數據，并將其與目的數據比較，針對被測試數據路徑創(chuàng )建一個(gè)是否通過(guò)測試的標準。評分表直接與DesignWare驗證IP監視器連接，使得所有的事物處理和覆蓋數據能夠被提取、捕獲和驗證。使用DesignWare驗證IP監視器的好處之一是：當主設備和從設備的驗證IP模塊被刪除，并用實(shí)際的系統級測試RTL替換時(shí)，相同的基于評分表的驗證環(huán)境繼續起作用。當監視器是被動(dòng)組件時(shí)，能貫穿整個(gè)驗證周期而被使用。

要進(jìn)一步加速驗證工作，聲明IP也應當被包含到模塊級和子系統級環(huán)境中，以便使用形式和混合形式驗證工具，如Synopsys Magellan工具。驗證IP和聲明IP都應當被包含在驗證環(huán)境中。驗證IP監視器提供了先進(jìn)的仿真功能，如支持跨端口的覆蓋和評分表通知。因為ARM 提供并定義了AMBA 3 協(xié)議聲明IP作為可執行的規范，它可以用來(lái)作為參考。所有的DesignWare驗證IP組件已經(jīng)被ARM提供的聲明IP驗證，作為AMBA認證過(guò)程的一部分。另外，DesignWare驗證IP監視器通過(guò)跟蹤和登記每一個(gè)事物處理、提供覆蓋信息、給出違反協(xié)議的錯誤和警告信息，從而幫助確定驗證任務(wù)何時(shí)完成。

最后的驗證步驟是全系統級驗證(見(jiàn)圖2)。在這個(gè)步驟中，應該包括針對松散耦合應用組件和IP的RTL驗證。外部接口也必須被驗證，其它的 DesignWare驗證IP此時(shí)也被使用，以減少系統級測試的工作。工程師能夠使用DesignWare驗證IP 的大量文件，它們被作為VCS驗證庫的一部分。DesignWare的庫產(chǎn)品包括：PCI Express 、串行IO 、I2C、以太網(wǎng)、USB、USB-OTG和數以千計基于設備的內存模型。針對AMBA 3 AXI的DesignWare驗證IP主設備仍然應被用于產(chǎn)生激勵源，最初的子系統測試能夠立刻被重新使用。其它的DesignWare驗證IP也能夠直接與評分表連接，提供一個(gè)閉環(huán)的智能驗證平臺。

驗證工程師也想盡可能快速地對設計、測試平臺、驗證IP和聲明IP進(jìn)行仿真。使用Synopsys VCS仿真器能夠完成高性能的仿真。VCS把全部的設計環(huán)境、設計、測試平臺、驗證IP和聲明IP優(yōu)化到單個(gè)的統一內核中。這種單個(gè)的被編譯的內核刪除了在傳統仿真環(huán)境中出現的通信和同步開(kāi)銷(xiāo)，使設計者獲得了5倍以上的仿真性能。對驗證工程師來(lái)說(shuō)，這意味著(zhù)以前運行5天的回歸驗證，現在不到1天就可以完成。