基于CPLD的數字電路設計

0 引 言

可編程邏輯器件PLD(Programmable Logic De-vice)是一種數字電路，它可以由用戶(hù)來(lái)進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設計問(wèn)題。PLD由基本邏輯門(mén)電路、觸發(fā)器以及內部連接電路構成，利用軟件和硬件(編程器)可以對其進(jìn)行編程，從而實(shí)現特定的邏輯功能?？删幊踢壿嬈骷?0世紀70年代初期以來(lái)經(jīng)歷了從PROM，PLA，PAL，GAL到CPLD和FPGA的發(fā)展過(guò)程，在結構、工藝、集成度、功能、速度和靈活性方面都有很大的改進(jìn)和提高。

隨著(zhù)數字集成電路的不斷更新和換代，特別是可編程邏輯器件的出現，使得傳統的數字系統設計方法發(fā)生了根本的改變?？删幊踢壿嬈骷撵`活性使得硬件系統設計師在實(shí)驗室里用一臺計算機、一套相應的EDA軟件和可編程邏輯芯片就可以完成數字系統設計與生產(chǎn)。

1 Max+plusⅡ簡(jiǎn)介

Max+plusⅡ是一種與結構無(wú)關(guān)的全集成化設計環(huán)境，使設計者能對Altera的各種CPLD系列方便地進(jìn)行設計輸入、快速處理和器件編程。Max+plusⅡ開(kāi)發(fā)系統具有強大的處理能力和高度的靈活性，其主要優(yōu)點(diǎn)：與結構無(wú)關(guān)、多平臺、豐富的設計庫、開(kāi)放的界面、全集成化、支持多種硬件描述語(yǔ)言(HDL)等。

數字系統的設計采用自頂向下、由粗到細，逐步分解的設計方法，最頂層電路是指系統的整體要求，最下層是具體的邏輯電路的實(shí)現。自頂向下的設計方法將一個(gè)復雜的系統逐漸分解成若干功能模塊，從而進(jìn)行設計描述，并且應用EDA軟件平臺自動(dòng)完成各功能模塊的邏輯綜合與優(yōu)化，門(mén)級電路的布局，再下載到硬件中實(shí)現設計，具體設計過(guò)程如下。

1．1 設計輸入

Max+plusⅡ支持多種設計輸入方式，如原理圖輸入、波形輸入、文本輸入和它們的混合輸入。

1．2 設計處理

設計輸入完后，用Max+plusⅡ的編譯器編譯、查錯、修改直到設計輸入正確，同時(shí)將對輸入文件進(jìn)行邏輯簡(jiǎn)化、優(yōu)化，最后生成一個(gè)編程文件，這是設計的核心環(huán)節。

1．3 設計檢查

Max+plusⅡ為設計者提供完善的檢查方法設計仿真和定時(shí)分析，其目的是檢驗電路的邏輯功能是否正確，同時(shí)測試目標器件在最差情況下的時(shí)延，這一查錯過(guò)程對于檢驗組合邏輯電路的競爭冒險和時(shí)序邏輯電路的時(shí)序、時(shí)延等至關(guān)重要。

1．4 器件編程

當電路設計、校驗之后，Max+plusⅡ的Program-mer將編譯器所生成的編譯文件下載到具體的CPLD器件中，即實(shí)現目標器件的物理編程。

2 以計數器為例介紹具體的設計方法

計數器是非常常用的時(shí)序邏輯電路。計數器類(lèi)型有多種，實(shí)現計數器的方法也有很多?？梢再I(mǎi)到大部分類(lèi)型的中規模集成的計數器直接使用，也可以用觸發(fā)器搭建符合要求的計數器。但是采用以上方法實(shí)現的計數器靈活性不夠，不能隨時(shí)進(jìn)行修改，通用性差。這里介紹基于可編程邏輯器件的實(shí)現方法。

2．1 設計輸入

采用原理-圖輸入的思維方式比較適合一直采用傳統設計方法人的使用。原理圖輸入如圖1所示。

采用硬件描述語(yǔ)言輸入的方法對于沒(méi)有傳統設計方法經(jīng)驗的人更容易入門(mén)，修改起來(lái)也更方便。給出了一個(gè)可逆計數器的實(shí)現實(shí)例，程序的核心部分如下：

2．2 設計處理

原理圖或程序完成之后，選擇好器件并進(jìn)行引腳定義，然后編譯優(yōu)化得到編程文件的界面如圖2所示。

2．3 設計檢查

編譯結束后，建立波形文件進(jìn)行仿真，注意波形文件需要先保存，保存文件名和源文件一致才能進(jìn)行仿真。結果如圖3所示。

仿真結果達到設計目的，符合設計要求。這時(shí)可以把編譯生成的*．pof文件下載到選定的器件使用。用以上方法實(shí)現的器件，修改起來(lái)非常方便，只需要修改程序重新編譯下載即可，任何類(lèi)型的計數器都可以在可編程邏輯器件實(shí)現。

3 結 語(yǔ)

隨著(zhù)電子技術(shù)的高速發(fā)展，CPLD和FPGA器件在集成度、功能和性能(速度及可靠性)方面已經(jīng)能夠滿(mǎn)足大多數場(chǎng)合的使用要求。用CPLD，FPGA等大規?？删幊踢壿嬈骷〈鷤鹘y的標準集成電路、接口電路和專(zhuān)用集成電路已成為技術(shù)發(fā)展的必然趨勢?？删幊踢壿嬈骷沁壿嬈骷易逯邪l(fā)展最快的一類(lèi)器件，它出現使得產(chǎn)品開(kāi)發(fā)周期縮短、現場(chǎng)靈活性好、開(kāi)發(fā)風(fēng)險變小，隨著(zhù)工藝、技術(shù)及市場(chǎng)的不斷發(fā)展，PLD產(chǎn)品的價(jià)格將越來(lái)越便宜、集成度越來(lái)越高、速度越來(lái)越快，再加上其設計開(kāi)發(fā)采用符合國際標準的、功能強大的通用性EDA工具，可編程邏輯器件的應用前景將愈來(lái)愈廣闊。