<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的光纖通信系統的設計與實(shí)現

基于FPGA的光纖通信系統的設計與實(shí)現

作者: 時(shí)間:2012-06-25 來(lái)源:網(wǎng)絡(luò ) 收藏

CLK_local是利用內部的鎖相環(huán)倍頻后得到的高穩定度、高頻時(shí)鐘。CLK1是CLK_local經(jīng)N次分頻后得到的,分頻系數N要求滿(mǎn)足分頻后的時(shí)鐘CLK1等于所要提取出的位同步時(shí)鐘R_clk。Din為接收到的碼元。Valid為超前、滯后鑒相器的使能輸出,Up_Down為超前、滯后鑒相器的比較輸出,Valid為邏輯0時(shí)關(guān)閉模增/減計數器,Valid為邏輯1時(shí)開(kāi)啟模增/減計數器,如果位同步時(shí)鐘滯后時(shí)Up_Down的輸出為邏輯0,使模增/減計數器進(jìn)行減計數,如果位同步時(shí)鐘超前時(shí)Up_Down的輸出為值為邏輯1,使模增/減計數器進(jìn)行增計數。
接收到的碼元經(jīng)超前、滯后鑒相器后,如果位同步時(shí)鐘滯后則計數器減計數,從而通過(guò)多路選擇器后減少一個(gè)單位的延遲,反之如果位同步時(shí)鐘超前則計數器進(jìn)行增計數,從而通過(guò)多路選擇器后增加一個(gè)單位的延遲。

3 直流平衡8B/10B編/解碼的實(shí)現
8B/10B編碼(以下簡(jiǎn)稱(chēng)8B/10B)作為一種高性能的串行數據編碼標準,其基本思想就是將一個(gè)字節寬度的數據經(jīng)過(guò)映射機制(Mapping Rule)轉化為10為寬度的字符,但是平衡了位流中0與1的個(gè)數,也就是所謂的直流平衡特性。同時(shí)規定位流中0或1的游程長(cháng)度(Run Length)的最大值不能大于5,以使得傳輸過(guò)程保持足夠高的信號變換頻率,這樣不僅確保了時(shí)鐘恢復也使得信息流的直流頻譜分量為零或近乎為零,而正是這些特性使得8B/10B編碼特別適合光纖等介質(zhì)的連接和信息傳輸。
3.1 直流平衡8B/10B編碼
如圖3所示,通信適配接口的輸入由一個(gè)字節的數據(ABCDEFGH)、一個(gè)控制信號(Z)以及一個(gè)時(shí)鐘信號組成,其中時(shí)鐘采樣以字節為單位??刂菩盘朲是數據信號或控制信號的標示位。輸入數據ABCDEFGH被分成兩部分,其中ABCDE經(jīng)5B/6B編碼生成6比特字符abcdei,而FGH經(jīng)3B/4B編碼得到fghi,最后組合輸出得到10比特的傳輸字符abcdeifghi。

本文引用地址:http://dyxdggzs.com/article/190204.htm

i.JPG



關(guān)鍵詞: FPGA 光纖通信系統

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>