基于FPGA的OLED真彩色顯示的設計方案簡(jiǎn)述

2 仿真結果

選用Altera 公司Cyclone Ⅲ 系列芯片EP3C10E144C8 為目標芯片，采用Verilog HDL 語(yǔ)言進(jìn)行設計，在GX - SOPC - EDA - EP3C10 - STARTER -EDK 開(kāi)發(fā)板上進(jìn)行Modelsim 仿真，仿真結果如圖4 和圖5 所示。

圖4 外圍驅動(dòng)時(shí)序仿真結果

圖5 256灰度產(chǎn)生模擬仿真

由圖4 仿真結果可以看出，80 組列掃描脈沖cpy和cpby 控制80 個(gè)Block, 80 個(gè)列掃描脈沖完畢后，列掃描起始信號sty 脈沖開(kāi)始，繼續掃描下一行。90 行掃描完畢后， stx 到來(lái)重新選通第一行，依此循環(huán)，符合設計的要求。

由圖5 仿真結果可以看出，對于輸入的8 bit 像素數據，經(jīng)灰度產(chǎn)生模塊轉化為灰度數據。以第一個(gè)輸入數據8 hff 為例，每位的顯示時(shí)間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶2∶ 1,由其不同組合，從而實(shí)現了256 級灰度的功能。

3 結束語(yǔ)

基于FPGA 芯片設計了分辨率為480 × RGB × 640的真彩色OLED 顯示屏的驅動(dòng)電路，在傳統的子場(chǎng)原理和脈寬調制占空比實(shí)現灰度的基礎上，對其進(jìn)行優(yōu)化，采用R、G、B 單基色像素分時(shí)顯示的方法，實(shí)現了256 級灰度功能。經(jīng)仿真和軟硬件協(xié)同仿真驗證，實(shí)現了設計所要求滿(mǎn)足的功能。其256 級灰度實(shí)現方法簡(jiǎn)單靈活，降低了對FPGA 驅動(dòng)頻率的要求，對于在高刷率、高分辨率、高灰階顯示器件上的應用，具有很高的實(shí)用價(jià)值。利用該電路系統可以實(shí)現OLED 顯示的全彩色實(shí)時(shí)動(dòng)態(tài)圖像的傳輸，為今后OLED 作為大尺寸顯示器提供了技術(shù)支持。