普通點(diǎn)對點(diǎn)布線(xiàn)技術(shù)介紹
最近,硅谷有一定著(zhù)名的公司,我們稱(chēng)之為NEWCO公司,曾經(jīng)制造了他們的第一臺調整處理機的巨大原型機。他們決定使用點(diǎn)對點(diǎn)布線(xiàn),以避免制作印刷電路板的費用和時(shí)間。原型機是在16IN/20IN的電路板上通過(guò)導線(xiàn)繞接技術(shù)而構建的。這一個(gè)原型機包含600多個(gè)門(mén)電路和2000個(gè)不同的信號網(wǎng)絡(luò )。下面是有關(guān)信號網(wǎng)絡(luò )的一些計數據:
本文引用地址:http://dyxdggzs.com/article/190093.htm網(wǎng)絡(luò )的數目:2000
網(wǎng)絡(luò )的平均長(cháng)度:40IN(未端接的)
引線(xiàn)在接地平面上方的平均高度:0.2IN
線(xiàn)徑(AWG30):0.01IN直徑
信號上升時(shí)間:2.0NS
轉折頻率:250MHZ(=0.5/2.0NS)
1、點(diǎn)對點(diǎn)布線(xiàn)的信號畸變
在NEWCO的設計中,上升時(shí)間為2.0NS,其電氣長(cháng)度為:
區分集總系統和分布系統的臨界尺寸是:1/6=3.9IN
NEWCO認為,因為導線(xiàn)的平均長(cháng)度基本上在這一界限之內,所以電路只會(huì )有很少的振鈴。但是他們錯了。
NEWCO認識到,當電路大于1/6時(shí),將表現分布狀態(tài),他們知道,分布電路如果不端接,就會(huì )振鈴。因為他們的電路是集總的,所以錯誤地認為不會(huì )振鈴。
集總參數電路可能振鈴,也可能不振鈴,這取決于電路的Q值。電路的Q值顯示出電路中信號衰減消逝的快慢。在低Q值電路中,信號衰減得很快,而在高Q值電路中,信號卻來(lái)回振蕩,經(jīng)過(guò)幾個(gè)振鈴周期后才慢慢地消逝。Q值在技術(shù)上被定義為總存儲能量與每個(gè)振蕩周期所衰耗能量之比。從這個(gè)定義引出一個(gè)近似公式,將特定電路的最大過(guò)沖電壓用Q值的一個(gè)函數來(lái)表示:
其中,V過(guò)沖=超出穩態(tài)輸出電平的輸出上升量,V
V階躍=預期的穩態(tài)電平,V
Q=諧振參數(這里假設0.5)
圖4.1中的理想二階電路以時(shí)間常數2L/R衰減,完全符合上式。
根據經(jīng)驗,在一個(gè)理想階躍的輸入響應中,Q值為1的數字電路顯示出16%的過(guò)沖,Q值為2的數字電路則顯示出44%的過(guò)沖。任何Q值低于1/2的電路都不會(huì )過(guò)沖或振鈴。一個(gè)電路上產(chǎn)生的振鈴是電路本身的固有諧振頻率和驅動(dòng)器上升時(shí)間之間關(guān)系的一個(gè)函數。我們也將研究這個(gè)問(wèn)題。
一旦我們知道了電路的電感,計算一個(gè)數字電路的Q值是很容易的。這提示我們關(guān)注點(diǎn)對點(diǎn)布線(xiàn)的基本問(wèn)題:高電感。
當一個(gè)高電感引線(xiàn)工作于大電容負載的情況下時(shí),會(huì )形成一個(gè)高Q值的電路。
我們可以采用附錄C中列出的關(guān)于一個(gè)位于接地平面之上的圓柱體導線(xiàn)計算公式,來(lái)算出NEWCO系統中一個(gè)典型網(wǎng)絡(luò )的電感L:
其中:L=回路電感,H
D=繞接線(xiàn)的直徑,0.01IN
H=線(xiàn)路在接地平面上的高度,0.2IN
X=線(xiàn)的長(cháng)度,4IN
采用式(),可以計算出由驅動(dòng)的源端電阻、導線(xiàn)的串聯(lián)電感和接收器的負載電容組成的RLC電路的Q值:
R=30歐(一個(gè)TTL驅動(dòng)器的輸出電阻)
L=89NH(平均接線(xiàn)電感)
C=15PF(典型負載)
Q值為2.6意味著(zhù),對于一個(gè)理想的階躍輸入,將得到不小的振鈴。由式(),預期最壞情況的過(guò)沖電壓為:
V階躍=3.7V(TTL階躍輸出)
Q=2.6(來(lái)自上式)
只有當NEWCO的邏輯驅動(dòng)器在振鈴頻率以上傳輸有效能量時(shí),這個(gè)最壞情況的過(guò)沖才會(huì )發(fā)生。采用下式可以找出振鈴頻率:
頻譜寬度的衡量標準是轉折頻率,按照式()的定義,NEWCO的邏輯門(mén)電路轉折頻率(250MHZ)遠遠高于振鈴頻率(138MHZ),因而存在大量的電能,可以引起振鈴過(guò)程。轉折頻率如果正好等于138MHZ,振鈴就將減小大約一半。轉折頻率更低的邏輯門(mén)電路產(chǎn)生的振鈴還會(huì )更小。
如果完全在時(shí)域中考慮,我們可以斷定,當上升時(shí)間等于振鈴周期的一半時(shí),最壞情況下的振鈴被減少一半。上升時(shí)間越長(cháng),引起的振鈴越小。相反,當上升時(shí)間遠遠小于振鈴周期的一半時(shí),將引起最壞情況下的振鈴。
我們可以從Q值分析中發(fā)現更多的論據。我們知道,NEWCO的電路一般在138MHZ頻率振鈴,最大過(guò)沖為2.0V。根據線(xiàn)性電路理論可以知道,最壞的過(guò)沖總是發(fā)生在階躍邊沿后振鈴周期的二分之一處,因此,能預知最大過(guò)沖將會(huì )發(fā)生在每個(gè)邏輯轉換后的3.6NS處。
評論