基于FPGA嵌入式系統的雷達信號模擬器設計
加入技術(shù)交流群
3 系統調試結果
利用信號模擬產(chǎn)生一些典型的雷達視頻信號，驗證了系統在工程上的可行性。圖3為頻率控制字為1 500時(shí)的線(xiàn)性調頻脈沖信號，脈寬為10 μs；圖4為非相參視頻脈沖串，脈沖寬度為10 μs，重復周期為700 μs；圖5為相參視頻脈沖串，脈沖寬度為10 μs，重復周期為700 μs，多普勒調制頻率為200 Hz。
基于FPGA嵌入式系統的雷達目標模擬器的設計利用了嵌入微處理器FPGA在控制方面的靈活性，在修改參數重新對FPGA進(jìn)行配置時(shí)，只需完成對應的軟件編譯，節省了芯片再配置的時(shí)間；完成了相參、非相參、線(xiàn)性調頻脈沖串等雷達中頻、視頻信號的模擬和韋布爾、對數正態(tài)、K分布3種典型分布模型的雜波模擬；利用實(shí)測雷達回波數據實(shí)現了實(shí)際雷達回波的重構，該系統產(chǎn)生的信號能夠基本滿(mǎn)足雷達接收系統性能的測試。
評論