基于FPGA的DDS基本信號發(fā)生器的設計
加入技術(shù)交流群
3．3 LCD 12864口核設計
對于A(yíng)ltera SOPC Builder未提供的一些外設接口模塊，用戶(hù)可以通過(guò)自定義邏輯方法在SOPC設計中添加自己開(kāi)發(fā)的IP核，通過(guò)Avalon的讀寫(xiě)時(shí)序對各個(gè)設備進(jìn)行操作。本設計通過(guò)構建IP核來(lái)直接控制NiosⅡ和LCD12864的接口，按照指定的時(shí)序將波形參數顯示在LCD上。在SOPC Builder中自己定義component，并把液晶顯示模塊看成外部存儲器，直接做成Avalon總線(xiàn)Slave設備，IP核設計包含軟件部分和硬件部分，需要寫(xiě)HDL模塊，定義控制狀態(tài)、數據寄存器和控制位，描述組件與Avalon總線(xiàn)的接口以及組件與液晶屏的接口。系統編輯器從文件中讀取I／O信號和參數信息。其次對LCD模塊進(jìn)行初始化，由于SOPC Builder中的LCD12864控制模塊已經(jīng)考慮了LCD的讀寫(xiě)時(shí)序，所以使用NIOSⅡ IDE進(jìn)行LCD驅動(dòng)和控制時(shí)只需對LCD進(jìn)行初始化。
3．4 NiosⅡ嵌入式處理器系統
NiosⅡ是Altera針對其FPGA設計的嵌入式軟核處理器，它與其他IP核可構成SOPC系統的主要部分。它具有靈活的自定義指令集和自定義硬件加速單元，以及圖形化開(kāi)發(fā)環(huán)境NiosⅡIDE。經(jīng)由SOPC Builder生成NiosⅡ嵌入式處理器系統，其CPU模塊框圖如圖4所示。本文引用地址：http://dyxdggzs.com/article/189967.htm
利用NIOSⅡIDE開(kāi)發(fā)工具完成所有軟件開(kāi)發(fā)任務(wù)，系統接收撥扭開(kāi)關(guān)掃描模塊發(fā)來(lái)的4位掃描碼，根據掃描碼數值的不同進(jìn)入不同的子程序，然后再通過(guò)FPGA的鍵盤(pán)掃描模塊向NIOSⅡ處理器發(fā)送鍵盤(pán)掃描碼，軟核處理器根據接收到的掃描碼產(chǎn)生相應的信號數據以及控制信號，并通過(guò)PIO傳送給FPGA中的DDS模塊，實(shí)現頻率控制字的變化，即輸出頻率可調，并將信號數據顯示在LCD上。同時(shí)DAC器件將DDS產(chǎn)生的8位信號數據進(jìn)行數模轉換，從而產(chǎn)生頻率可調的方波、三角波、正弦波、鋸齒波。
4 結束語(yǔ)
該信號源能夠很好地滿(mǎn)足對不同波形、不同頻率的信號的需求，具有很強的實(shí)用性，并且可以方便地通過(guò)液晶顯示器直觀(guān)地觀(guān)察到波形信號的參數信息。由FPGA實(shí)現的DDS信號發(fā)生器不僅可實(shí)現頻率可調波形變換且具有頻率切換快，信號的質(zhì)量和精度高于模擬方式的特點(diǎn)。
評論