一種應用于OFDM系統中的符號精確定時(shí)算法的FPGA實(shí)
加入技術(shù)交流群
圖5是采用判決函數取近似值的Matlab仿真圖，圖6是判決函數取確定值的Matlab仿真圖。檢測峰值時(shí)，第一個(gè)峰值是由于循環(huán)前綴存在的影響，峰值檢測時(shí)檢測第二個(gè)峰值。從圖5，圖6中可以看出，在判決函數近似處理雖然會(huì )損耗算法的性能，但是判決函數仍然存在明顯峰值，選擇適當的閾值時(shí)，仍然可以精確定時(shí)同步，可見(jiàn)減少對判決函數的近似對性能并未造成很大的影響。
表1是在A(yíng)WGN環(huán)境下精同步位置的仿真結果，每個(gè)信噪比下經(jīng)過(guò)5 000幀的仿真。符號同步偏差表示每個(gè)信噪比下的精同步平均錯誤長(cháng)度，可見(jiàn)在系統的性能并未明顯降低。
3．2 精同步模塊實(shí)際實(shí)現
硬件設計是基于XLINX公司的SPRTAN6系列中的XC6SLX150-2FGG484芯片，采用Verilog HDL語(yǔ)言，仿真軟件是ISE自帶的ISIM，開(kāi)發(fā)環(huán)境是ISE。
整個(gè)OFDM系統同步的ISIM仿真波形如圖7所示。其中：clk_i表示時(shí)鐘信號；reset_i表示同步復位信號；clk5M_en_i表示5 MHz時(shí)鐘使能信號；nrst_j表示異步復位信號；acq_val_o表示粗捕獲指示信號；dataI_o，dataQ_o表示經(jīng)過(guò)粗捕獲和粗頻偏估計的輸出信號；
sync_val_o表示精同步指示信號。本文引用地址：http://dyxdggzs.com/article/189956.htm
經(jīng)過(guò)ISE綜合后，改進(jìn)前和改進(jìn)后精同步占用資源分布如表2所示。
由表2可見(jiàn)本文對系統資源優(yōu)化的效果十分明顯。
4 結語(yǔ)
本文分析了一種OFDM系統精同步算法的原理，給出了FPGA硬件實(shí)現方案和結果分析，該方案在采用經(jīng)典算法的同時(shí)，對算法進(jìn)行了改進(jìn)，在不降低精同步性能的前提下大大降低了計算復雜度，并且設計結構簡(jiǎn)單，易于實(shí)現，具有較好的工程實(shí)用價(jià)值。a
評論