ISP型PLD的圖像處理系統硬件設計

2.2 圖像采集時(shí)序的產(chǎn)生

這里，以256×128點(diǎn)陣為例，說(shuō)明圖像采集時(shí)序的產(chǎn)生。

以A0～A7表示每行中點(diǎn)陣的地址，A8～A14表示行地址。其行有效信號和A0～A7地址的時(shí)序如圖2所示，其場(chǎng)有效信號和A8～A14地址的時(shí)序如圖3所示。這樣共用256×128=32

768個(gè)存儲單元存儲1幅圖像。

如果需要采集圖像，由由CPU給ISP發(fā)出START信號，令ISP斷開(kāi)CPU提供給圖像RAM的地址線(xiàn)，改由ISP產(chǎn)生圖像RAM的地址A0～A14。SIP產(chǎn)生完1幅圖像的地址后，輸出1個(gè)END信號，通知CPU采圖完畢，并讓出RAM的地址線(xiàn)和數據線(xiàn)給CPU，供其進(jìn)行圖像處理。

系統中共有4片32K×8bit的RAM(62256)，其中：

RAM1為圖像幀存;

RAM2為圖形標志位，用于圖像的標注;

RAM3為菜單界面的顯存;

RAM4為系統內存，用來(lái)存儲處理的中間數據和處理結果。

圖4為圖像采集部分原理圖。

在實(shí)際使用中，CPU對RAM1、RAM4與RAM2、RAM3的操作是分時(shí)進(jìn)行的。在掃描期，CPU對RAM1和RAM4進(jìn)行操作，進(jìn)行圖像的計算和結果處理;而在回掃期，則進(jìn)行菜單和標注的刷新。ISP對RAM2和RAM3的操作是在掃描期，

進(jìn)行菜單和標注與圖像的合成輸出。

ISPEXPERT的LATTICE公司于20世紀90年代末推出的一套完整的ISP集成開(kāi)發(fā)環(huán)境。它

有500個(gè)宏元件可供調用，支持VHDL、Verilog-HDL、ABELHDL和原理圖編譯器一體的開(kāi)發(fā)軟件;可用于ISP器件的邏輯設計和優(yōu)化、邏輯映射、自動(dòng)布局布線(xiàn)、生成熔絲圖文件和編程下載。此外，它還可以對設計的數字系統進(jìn)行功能仿真、時(shí)序仿真和靜態(tài)時(shí)序分析。

從使用者的角度看，ISPEXPERT比Workview

office和Synario軟件功能更強大，操作更方便。

本系統采用ISP1032E芯片省略了復雜的、大量的邏輯電路，利用VHDL語(yǔ)言編程，通過(guò)ISPEXPERT集成開(kāi)發(fā)環(huán)境開(kāi)發(fā)，既節省了大量的硬件調試時(shí)間，又減少了線(xiàn)路間的相互干擾。更重要的是節省了重復制板的時(shí)間，大大縮短了產(chǎn)品開(kāi)發(fā)周期。

結束語(yǔ)

基于ISP和單片機構成的圖像處理系統，具有結構簡(jiǎn)單、集成度高、體積小、價(jià)格低廉等特點(diǎn)，尤其適用于具有圖像處理功能的嵌入式系統的開(kāi)發(fā)。本系統已在實(shí)際中使用，取得了良好的效果。