PCB抄板/設計原理圖制成PCB板的過(guò)程經(jīng)驗

四、對布線(xiàn)的考慮

隨著(zhù)OTNI和星形光纖網(wǎng)的設計完成，以后會(huì )有更多的100MHz以上的具有高速信號線(xiàn)的板子需要設計，這里將介紹高速線(xiàn)的一些基本概念。

1.傳輸線(xiàn)

印制電路板上的任何一條“長(cháng)”的信號通路都可以視為一種傳輸線(xiàn)。如果該線(xiàn)的傳輸延遲時(shí)間比信號上升時(shí)間短得多，那么信號上升期間所產(chǎn)主的反射都將被淹沒(méi)。不再呈現過(guò)沖、反沖和振鈴，對現時(shí)大多數的MOS電路來(lái)說(shuō)，由于上升時(shí)間對線(xiàn)傳輸延遲時(shí)間之比大得多，所以走線(xiàn)可長(cháng)以米計而無(wú)信號失真。而對于速度較快的邏輯電路，特別是超高速ECL

集成電路來(lái)說(shuō)，由于邊沿速度的增快，若無(wú)其它措施，走線(xiàn)的長(cháng)度必須大大縮短，以保持信號的完整性。

有兩種方法能使高速電路在相對長(cháng)的線(xiàn)上工作而無(wú)嚴重的波形失真，TTL對快速下降邊沿采用肖特基二極管箝位方法，使過(guò)沖量被箝制在比地電位低一個(gè)二極管壓降的電平上，這就減少了后面的反沖幅度，較慢的上升邊緣允許有過(guò)沖，但它被在電平“H”狀態(tài)下電路的相對高的輸出阻抗(50～80Ω)所衰減。此外，由于電平“H”狀態(tài)的抗擾度較大，使反沖問(wèn)題并不十分突出，對HCT系列的器件，若采用肖特基二極管箝位和串聯(lián)電阻端接方法相結合，其改善的效果將會(huì )更加明顯。

當沿信號線(xiàn)有扇出時(shí)，在較高的位速率和較快的邊沿速率下，上述介紹的TTL整形方法顯得有些不足。因為線(xiàn)中存在著(zhù)反射波，它們在高位速率下將趨于合成，從而引起信號嚴重失真和抗干擾能力降低。因此，為了解決反射問(wèn)題，在ECL系統中通常使用另外一種方法：線(xiàn)阻抗匹配法。用這種方法能使反射受到控制，信號的完整性得到保證。

嚴格他說(shuō)，對于有較慢邊沿速度的常規TTL和CMOS器件來(lái)說(shuō)，傳輸線(xiàn)并不是十分需要的。對有較快邊沿速度的高速ECL器件，傳輸線(xiàn)也不總是需要的。但是當使用傳輸線(xiàn)時(shí)，它們具有能預測連線(xiàn)時(shí)延和通過(guò)阻抗匹配來(lái)控制反射和振蕩的優(yōu)點(diǎn)。1

決定是否采用傳輸線(xiàn)的基本因素有以下五個(gè)。它們是：(1)系統信號的沿速率， (2)連線(xiàn)距離 (3)容性負載(扇出的多少)，(4)電阻性負載(線(xiàn)的端接方式); (5)允許的反沖和過(guò)沖百分比(交流抗擾度的降低程度)。

2.傳輸線(xiàn)的幾種類(lèi)型

(1) 同軸電纜和雙絞線(xiàn)：它們經(jīng)常用在系統與系統之間的連接。同軸電纜的特性阻抗通常有50Ω和75Ω，雙絞線(xiàn)通常為110Ω。

(2)印制板上的微帶線(xiàn)

微帶線(xiàn)是一根帶狀導(信號線(xiàn))。與地平面之間用一種電介質(zhì)隔離開(kāi)。如果線(xiàn)的厚度、寬度以及與地平面之間的距離是可控制的，則它的特性阻抗也是可以控制的。

(3)印制板中的帶狀線(xiàn)

帶狀線(xiàn)是一條置于兩層導電平面之間的電介質(zhì)中間的銅帶線(xiàn)。如果線(xiàn)的厚度和寬度、介質(zhì)的介電常數以及兩層導電平面間的距離是可控的，那么線(xiàn)的特性阻抗也是可控的。

同樣，單位長(cháng)度帶狀線(xiàn)的傳輸延遲時(shí)間與線(xiàn)的寬度或間距是無(wú)關(guān)的;僅取決于所用介質(zhì)的相對介電常數。

3.端接傳輸線(xiàn)

在一條線(xiàn)的接收端用一個(gè)與線(xiàn)特性阻抗相等的電阻端接，則稱(chēng)該傳輸線(xiàn)為并聯(lián)端接線(xiàn)。它主要是為了獲得最好的電性能，包括驅動(dòng)分布負載而采用的。

有時(shí)為了節省電源消耗，對端接的電阻上再串接一個(gè)104電容形成交流端接電路，它能有效地降低直流損耗。

在驅動(dòng)器和傳輸線(xiàn)之間串接一個(gè)電阻，而線(xiàn)的終端不再接端接電阻，這種端接方法稱(chēng)之為串聯(lián)端接。較長(cháng)線(xiàn)上的過(guò)沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技術(shù)來(lái)控制。串聯(lián)阻尼是利用一個(gè)與驅動(dòng)門(mén)輸出端串聯(lián)的小電阻(一般為10～75Ω)來(lái)實(shí)現的。這種阻尼方法適合與特性阻抗來(lái)受控制的線(xiàn)相聯(lián)用(如底板布線(xiàn)，無(wú)地平面的電路板和大多數繞接線(xiàn)等。

串聯(lián)端接時(shí)串聯(lián)電阻的值與電路(驅動(dòng)門(mén))輸出阻抗之和等于傳輸線(xiàn)的特性阻抗。串聯(lián)聯(lián)端接線(xiàn)存在著(zhù)只能在終端使用集總負載和傳輸延遲時(shí)間較長(cháng)的缺點(diǎn)。但是，這可以通過(guò)使用多余串聯(lián)端接傳輸線(xiàn)的方法加以克服。

4.非端接傳輸線(xiàn)

如果線(xiàn)延遲時(shí)間比信號上升時(shí)間短得多，可以在不用串聯(lián)端接或并聯(lián)端接的情況下使用傳輸線(xiàn)，如果一根非端接線(xiàn)的雙程延遲(信號在傳輸線(xiàn)上往返一次的時(shí)間)比脈沖信號的上升時(shí)間短，那么由于非端接所引起的反沖大約是邏輯擺幅的15%。最大開(kāi)路線(xiàn)長(cháng)度近似為：

Lmax

式中：tr為上升時(shí)間

tpd為單位線(xiàn)長(cháng)的傳輸延遲時(shí)間

5.幾種端接方式的比較

并聯(lián)端接線(xiàn)和串聯(lián)端接線(xiàn)都各有優(yōu)點(diǎn)，究竟用哪一種，還是兩種都用，這要看設計者的愛(ài)好和系統的要求而定。并聯(lián)端接線(xiàn)的主要優(yōu)點(diǎn)是系統速度快和信號在線(xiàn)上傳輸完整無(wú)失真。長(cháng)線(xiàn)上的負載既不會(huì )影響驅動(dòng)長(cháng)線(xiàn)的驅動(dòng)門(mén)的傳輸延遲時(shí)間，又不會(huì )影響它的信號邊沿速度，但將使信號沿該長(cháng)線(xiàn)的傳輸延遲時(shí)間增大。在驅動(dòng)大扇出時(shí)，負載可經(jīng)分支短線(xiàn)沿線(xiàn)分布，而不象串聯(lián)端接中那樣必須把負載集總在線(xiàn)的終端。

串聯(lián)端接方法使電路有驅動(dòng)幾條平行負載線(xiàn)的能力，串聯(lián)端接線(xiàn)由于容性負載所引起的延遲時(shí)間增量約比相應并聯(lián)端接線(xiàn)的大一倍，而短線(xiàn)則因容性負載使邊沿速度放慢和驅動(dòng)門(mén)延遲時(shí)間增大，但是，串聯(lián)端接線(xiàn)的串擾比并聯(lián)端接線(xiàn)的要小，其主要原因是沿串聯(lián)端接線(xiàn)傳送的信號幅度僅僅是二分之一的邏輯擺幅，因而開(kāi)關(guān)電流也只有并聯(lián)端接的開(kāi)關(guān)電流的一半，信號能量小串擾也就小。