基于CPCI總線(xiàn)的一體化數據處理中心的研究與實(shí)現

1)IDLE狀態(tài) 系統上電或復位后，處于IDLE狀態(tài)。在IDLE狀態(tài)時(shí)，FPGA監測LHOLD信號，當單板計算機訪(fǎng)問(wèn)FPGA時(shí)，LHOLD信號變?yōu)楦唠娖?。FPGA監測到該高電平后，立即使LHOLDA信號為高電平，轉入ADDR_S狀態(tài)。
2)ADDR_S狀態(tài) 在此狀態(tài)下，FPGA監測ADS信號，當ADS信號變?yōu)榈碗娖?，地址信號LA[31：2]有效，同時(shí)對輸入的讀寫(xiě)信號進(jìn)行判斷，若為讀操作，轉入READ狀態(tài)，若為寫(xiě)操作，轉入WRITE狀態(tài)。
3)WRITE狀態(tài) FPGA控制READY信號為低電平，以使總線(xiàn)上的數據有效，FPGA可以控制LBE[3：0]信號，以對傳輸的數據字節進(jìn)行選取。并監測BLAST信號，當監測到BLAST信號為低電平時(shí)，表示傳輸最后一個(gè)數據，轉入THE_END狀態(tài)。
4)READ狀態(tài) 同WRITE狀態(tài)相似。
5)THE_END狀態(tài) 數據傳輸結束，FPGA監測BLAST信號變?yōu)楦唠娖酵瑫r(shí)將READY信號變?yōu)楦唠娖?。當LHOLD信號變?yōu)榈碗娖胶?，LHOLDA信號變?yōu)榈碗娖?，轉入IDLE狀態(tài)，等待下一次傳輸。
3．3 光纖通信電路和控制模塊設計
本設計中的光纖通信電路由并串轉換電路和光傳輸電路組成。并串轉換電路采用了TI公司的TLK1501芯片，通過(guò)內部的8B／10B編碼，將16位并行數據分成2個(gè)8位數據進(jìn)行編碼，編碼后的數據為20位，再通過(guò)并串轉換發(fā)送出去；光傳輸電路采用FINISAR公司推出的FTLF1321SIM TL光模塊，將串行數據進(jìn)行光電轉換輸出。
光纖通信模塊內部有一個(gè)狀態(tài)機，上電或復位后，處于IDLE狀態(tài)。模塊對傳送標志信號(TX_FLAG)監測，如果有傳送標志(TX_FLAG=1)，轉入TX_READY狀態(tài)。在正常傳送數據前，需要對芯片進(jìn)行同步操作，模塊控制信號TX-EN、TX-ER為00，連續發(fā)送3個(gè)空閑碼，使TLK1501進(jìn)入
同步模式，狀態(tài)機轉入TX_S狀態(tài)。在TX_S狀態(tài)下，如果發(fā)送有效數據，模塊控制TX_EN、TX-ER為10，進(jìn)行數據的正常發(fā)送，發(fā)送數據結束后，轉入IDLE狀態(tài)，等待下一次傳輸。在接收數據時(shí)，模塊監測RX-DV，RX-ER信號，如果RX-DV，RX-ER為10，正常接收數據。模塊設計的關(guān)鍵代碼如下：


4 結論
本文通過(guò)對多種功能接口電路進(jìn)行研究分析，最終實(shí)現了在同一塊嵌入式板卡上集成光纖通信、A／D、D／A、CPCI總線(xiàn)、SDRAM存儲、FLASH存儲等功能。系統以FPGA芯片為處理核心，利用模塊化的思想進(jìn)行設計，使系統方便擴展、易于維護和升級。經(jīng)過(guò)長(cháng)期的工程實(shí)踐驗證，本系統運行可靠穩定，能夠實(shí)現在復雜工業(yè)控制系統中對數據靈活控制、實(shí)時(shí)處理和高效傳輸。