基于VHDL的QPSK調制解調系統設計與仿真

摘要：文中詳細介紹了QPSK技術(shù)的工作原理和QPSK調制、解調的系統設計方案，并通過(guò)VHDL語(yǔ)言編寫(xiě)調制解調程序和QuaitusII軟件建模對程序進(jìn)行仿真，通過(guò)引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結果表明了該設計的正確性和可行性，由于采用FPGA芯片，減小了硬件設計的復雜性，該設計具有便于移植維護和升級的特點(diǎn)。
關(guān)鍵詞：VHDL；QPSK；FPGA；QuartusII

QPSK調制技術(shù)在數字通信調制技術(shù)中占有非常重要的地位，將通信技術(shù)與FPGA結合是現代通信技術(shù)發(fā)展的一個(gè)必然趨勢。QPSK技術(shù)具有抗干擾性能強、誤碼性能好、頻譜利用率高等優(yōu)點(diǎn)，目前廣泛應用于數字通信、數字視頻廣播、數字衛星廣播等領(lǐng)域。文中詳細介紹了QPSK技術(shù)的工作原理，完成QPSK調制、解調的系統設計方案，并通過(guò)VHDL語(yǔ)言編寫(xiě)調制解調程序，通過(guò)QuartusⅡ軟件對模塊和程序進(jìn)行仿真，并通過(guò)引腳鎖定，下載到FPGA芯片EP1K30TC144-3中，軟件仿真和硬件驗證結果表明了該設計的正確性和可行性。

1 基于FPGA的QPSK調制解調系統設計
四進(jìn)制絕對移相鍵控(QPSK或4PSK)利用載波的四種不同相位來(lái)表示數字信息。由于每一種載波相位代表兩個(gè)比特信息，因此每個(gè)四進(jìn)制碼元可用兩個(gè)二進(jìn)制碼元的組合來(lái)表示(常被稱(chēng)為雙比特碼元)，一般用格雷碼排列。調制解調的實(shí)現原理框圖如圖1所示。由圖1可知，電路主要由分頻器和四選一開(kāi)關(guān)等組成，分頻器對外部時(shí)鐘信號進(jìn)行分頻和計數，并輸出4路頻率相同而相位不同的相干數字載波信號；晶振及分頻、移相電路分別送出調相所需的4種不同相位的載波，按照串／并變換器輸出雙比特碼元的不同，邏輯選相電路輸出相應相位的載波。四選一開(kāi)關(guān)是在基帶信號的控制下，對4路載波信號進(jìn)行選通，輸出數字QPSK信號。但這還不是真正的QPSK信號，需要在FPGA器件外部加一個(gè)D／
A變換器，將輸出轉換為模擬信號。

由于QPSK信號可以看作兩個(gè)載波正交2PSK信號的合成。對QPSK信號的解調可以采用與2PSK信號類(lèi)似的解調方法進(jìn)行解調，一般情況下采用相干解調，得到較好的解調效果。