基于VHDL的QPSK調制解調系統設計與仿真

輸入時(shí)鐘信號clk及使能信號start，當start為高電平時(shí)才進(jìn)行QPSK調制，輸入基帶信號進(jìn)行串／并變換?；鶐盘杧由一路信號變?yōu)閮陕凡⑿行盘?，變換后分別為a信號和b信號，則ab信號構成兩位并行信號yy，變換后的yy值如表1所示。時(shí)鐘信號進(jìn)入八分頻計數器q進(jìn)行分頻得到4種不同相位的載波。載波相位為45°、135°、225°、315°的4種載波。四選一開(kāi)關(guān)根據信號yy值，選擇載波對應相位進(jìn)行輸出，可得到已調信號Y。如表1所示，當yy值為“0”，選擇輸出對應的載波f3；當yy值為“01”，選擇輸出對應的載波f2；當yy值為“10”，選擇輸出3對應的載波f1；當yy值為“11”，選擇輸出對應的載波fo，即最終選擇輸出的載波波形就構成調制信號Y。當start為高電平時(shí)，進(jìn)行調制，當輸入的基帶信號為1011 00 01 10 11 10 00 00 00，仿真結果如圖2所示，選擇相位分別為315°，45°，225°，135°，315°，45°，315°，225°，225°，225°。QPSK調制結構體的VHDL程序如下：