Tensilica和Virage推出針對鉆石處理器內核優(yōu)化的IP設計工具包

 Tensilica和Virage Logic( 納斯達克: VIRL)日前聯(lián)手推出16種專(zhuān)為Tensilica公司鉆石系列標準處理器特別設計的針對內核優(yōu)化的IP Kit，分別采用了TSMC 130納米 和90納米 G 制造工藝。 這些最新的針對內核優(yōu)化的IP Kit由Virage Logic公司 ASAP(面積,速度和功耗) 存儲器和ASAP 邏輯IP核組成。 設計者可針對每一款鉆石系列處理器IP核進(jìn)行優(yōu)化來(lái)滿(mǎn)足面積、性能或功耗的要求。

Virage Logic公司市場(chǎng)和業(yè)務(wù)發(fā)展部高級副總裁 Jim Ensell表示，“ 作為業(yè)界富有信譽(yù)的IP核合作伙伴， 我們很高興能和Tensilica公司合作，提供物理層IP核給我們共同的客戶(hù)，即性能經(jīng)過(guò)特別優(yōu)化過(guò)的Tensilica鉆石系列標準處理器內核的使用者。我們把內核經(jīng)過(guò)優(yōu)化的IP設計工具包放在Virage Logic公司的網(wǎng)站上，用戶(hù)能更容易地獲得解決方法，從而提高芯片設計的成功性?！?

Tensilica公司市場(chǎng)副總裁Steve Roddy表示，“ Tensilica和Virage Logic公司合作已有好幾年的時(shí)間, 對我們的客戶(hù)而言，Virage Logic是杰出的IP核供應者. 我們Xtensa®的客戶(hù)用Virage Logic公司的設計庫完成了很多項設計。目前，通過(guò)采用專(zhuān)為鉆石系列標準處理器優(yōu)化過(guò)的物理層IP核，我們希望為共同的客戶(hù)提供更大的競爭力?！?nbsp;

針對內核優(yōu)化的IP Kit專(zhuān)為4款Tensilica鉆石系列標準處理器而開(kāi)發(fā)，這4款可現貨供應的處理器涵蓋了從小面積、低功耗的控制器到音頻處理器和高性能DSP，所有這些處理器在其各自的類(lèi)別里都以最低功耗和最高性能處于業(yè)界領(lǐng)先地位。這些針對內核優(yōu)化的IP Kit提供了使用Virage Logic公司經(jīng)過(guò)硅片驗證的嵌入式存儲器IP核和標準單元庫的途徑，以滿(mǎn)足各類(lèi)市場(chǎng)需求。