DM642開(kāi)發(fā)與應用
加入技術(shù)交流群
本系統用LXT97l作為快速以太網(wǎng)物理層自適應收發(fā)器。由于LXT971支持IEEE 802．3標準，提供MII(mediaindependent interface)接口，可以支持MAC，而DM642內部正好集成有以太網(wǎng)媒體存取控制器，所以L(fǎng)XT971可以和DM642實(shí)現無(wú)縫連接。連接電路如圖3所示，其中BHll02為l：1的隔離變壓器。從DM642傳輸過(guò)來(lái)的數據通過(guò)LXT971轉換為以太網(wǎng)物理層能接收的數據后，通過(guò)RJ一45頭傳輸到因特網(wǎng)。
1．5 存儲器擴展電路
DM642內部有16KB的一級程序緩存，16KB的一級數據緩存和256KB的程序數據共享二級緩存。但這對于直接處理圖像數據是不夠的，因此擴展了兩片32MB的SDRAM來(lái)存放原始圖像數據，4MB的FLASH來(lái)存放應用程序。二者都映射到DM642的外部數據空間。如圖4。本文引用地址：http://dyxdggzs.com/article/188938.htm
1．6 FPGA電路
SPARTAN一3是XILINX公司生產(chǎn)的一種低工耗易開(kāi)發(fā)應用。Spartan一3 FPGA具有兩種類(lèi)型的內存，可以滿(mǎn)足不同的設計需求，即最大1．8Mb的真實(shí)雙端口塊RAM和最大520KB的分布式RAM，其封裝形式為16位深×1位寬，可用作移位寄存器和FIFO。先進(jìn)的時(shí)鐘管理為高性能電路的設計者提供了更大的靈活性和更強的控制能力，最多四個(gè)數字時(shí)鐘管理器(DCM)，并帶有9個(gè)外部輸出；8個(gè)預設的全球時(shí)鐘網(wǎng)絡(luò )，即8根全局時(shí)鐘線(xiàn)路和豐富的尋址。最多104個(gè)18×18乘法器，該乘法器模塊允許兩個(gè)18位二進(jìn)制作為輸入并計算輸出36位結果，而專(zhuān)用的進(jìn)位邏輯和高效級聯(lián)，可實(shí)現更多功能。每秒最多3300億次乘法和累加運算(MAC/s)、優(yōu)秀的高速DSP功能的并行實(shí)現能力、靈活的串聯(lián)架構，可實(shí)現成本砌能需求的最佳組合。
FPGA在視頻處理機中完成屏幕顯示功能，在默認模式下，DM642視頻口2的數據可直接輸出到視頻編碼芯片，在需要屏幕顯示功能時(shí)，FPGA把內部FIFO中的數據和視頻口輸出得數據混和，對FPGA內部FIFO的訪(fǎng)問(wèn)可以通過(guò)對DM642的EMIF的CE3的地址空間的同步模式的訪(fǎng)問(wèn)實(shí)現。FPGA的同步存儲器位于DM642的CE3地址空間，主要用于實(shí)現屏幕顯示功能和粘和邏輯。
1．7 RS-485接口電路
該接口連接到攝像機的云臺，用來(lái)控制云臺的轉動(dòng)，調整攝像頭的方向和位置。RS-485總線(xiàn)抗干擾能力強，能實(shí)現多站點(diǎn)遠距離通信。本壓縮卡擬采用UART芯片SCl6C550和MAXIM公司的MAX487E來(lái)實(shí)現RS-485信號的傳輸。SCl6C550主要功能是把DSP傳送過(guò)來(lái)的并行信號轉換為串行信號。SCl6C550內部的接收器和發(fā)送器各有16B的FIF0，能處理的串行信號的速率高達3Mbps。MAX487E是RS-485總線(xiàn)接口芯片，可以工作在全雙工、半雙工模式。傳輸速率可達2．5Mbps。
1．8 電源電路
整個(gè)壓縮卡用一個(gè)5V的直流變壓器供電。由這個(gè)5V的電壓器產(chǎn)生1．4V和3．3V電壓分別給DSP內核和I／O端口供電，產(chǎn)生另外一個(gè)3．3V給視頻編解碼及其他芯片供電。注意這兩個(gè)3．3V電源要分開(kāi)設計，以免電源噪聲相互干擾。
由于DSP需要兩種電壓，所以要考慮供電系統的配合問(wèn)題。加電過(guò)程中，應當保證內核電源先上電，最晚也應當與I／O電源一起加。關(guān)閉電源時(shí)，先關(guān)閉內核電源，再關(guān)閉I／O電源。講究供電次序的原因在于：如果僅CPU內核獲得供電，周邊I／O沒(méi)有供電，對芯片不會(huì )產(chǎn)生損害，只是沒(méi)有輸入/輸出能力而已。如果反過(guò)來(lái)，周邊I／O得到供電而CPU內核沒(méi)有加電，那么芯片緩沖／馬區動(dòng)部分的晶體管將在一個(gè)未知狀態(tài)下工作，這是非常危險的。
為了解決這個(gè)問(wèn)題，本文采用了開(kāi)關(guān)電源芯片TPS54310PWP，采用TPS54310PWP管腳SS／ENA接電容來(lái)使內核供電與I／O端口供電，這樣，只有當1．4V電壓有效之后，3．3V電壓才開(kāi)始上電，這就保證了DM642的內核電壓先于I／O電壓上電。
2 軟件設計
在本系統中，圖像壓縮采用H．264標準。H．264具有很高的編碼效率，在相同的重建圖像質(zhì)量下，能夠比H．263節約50％左右的碼率。H．264的碼流結構網(wǎng)絡(luò )適應性強，增加了差錯恢復能力，能夠很好地適應IP和無(wú)線(xiàn)網(wǎng)絡(luò )的應用。音頻編解碼采用G．729算法。網(wǎng)絡(luò )傳輸采用RTP／RTCP協(xié)議以及組播方式，這樣可以保證傳送的質(zhì)量。在操作系統方面，采用基于DSP／BIOS的TI參考架構5(RF5)?；赗F5操作系統的應用程序模塊主要包括：音視頻采集模塊、壓縮編碼模塊、UART控制模塊和網(wǎng)絡(luò )傳輸模塊。
3 結束語(yǔ)
本方案能在一顆DM642芯片上實(shí)現視頻處理機的幾乎全部功能，能對音視頻進(jìn)行實(shí)時(shí)的編解碼和實(shí)時(shí)的網(wǎng)絡(luò )傳輸。圖像質(zhì)量高、開(kāi)發(fā)難度低、易于升級，是一種比較理想的視頻處機解決方案，可廣泛應用于視頻監控系統中。
評論