基于TMS320C6416T的數據采集存儲系統設計
隨著(zhù)數字信號處理技術(shù)的飛速發(fā)展,模數轉換作為數字信號處理的前端,其重要作用日益凸顯。采用DSP器件TMS320C6416T,結合A/D轉換器THSl2082和SDRAMHY57V283220T實(shí)現高速通用數據采集存儲系統,該系統可為數字信號處理提供數字化前端,充分發(fā)揮高性能DSP在數字信號處理上的優(yōu)勢,廣泛應用于雷達、通信等領(lǐng)域。
2 器件簡(jiǎn)介
2.1 TMS320C6416T簡(jiǎn)介
TMS320C6416T型DSP工作主頻高達1 GHz,處理性能可達8 000 MI/s,片上存儲器采用兩級存儲器結構,第一級存儲器包括相互獨立的程序和數據,只能用于CPU高速緩存訪(fǎng)問(wèn);第二級存儲器尋址空間為1 M字節,可以選擇配置為SRAM或2級Cache。片內資源主要含有增強型直接存儲器訪(fǎng)問(wèn)(EDMA)控制器、外部存儲器接口(EMIF)、主機接口(HPI)、通用目標輸入輸出(GPI0)、多通道緩沖串行接口(McBSP)、中斷選擇器、定時(shí)器、節電邏輯等。
2.2 THSl2082簡(jiǎn)介
THSl2082是TI公司的可編程、雙通道、低功耗、內置FIF0的8 MS/s采樣速率的12位并行高速A/D轉換器,可與DSP實(shí)現無(wú)縫鏈接。THSl2082含有兩路采樣保持器,可同時(shí)對兩路信號采樣保持,并按順序轉換各通道的采樣保持值。單通道最高采樣頻率可達8 MS/s。而同時(shí)采樣兩通道的模擬信號,其采樣頻率為4 MS/s。THSl2082內部功能框圖如圖1所示。
THSl2082內置2個(gè)控制寄存器(CRl和CR0),通過(guò)向內部控制寄存器寫(xiě)入特定的控制命令設定該器件的具體工作狀態(tài)。輸入引腳Dll/RAl和Dl0/RA0可作為內部控制寄存器的地址線(xiàn),并用于選擇控制寄存器CRO或CRl。內置16字FIF0可編程設定采集多次數據后南DATA_AV信號線(xiàn)中斷CPU讀取數據,減少CPU讀取數據的巾斷次數,提高系統的實(shí)時(shí)性。THSl2082可采用內部電壓和外部電壓供電,并由內部寄存器控制。
3 系統硬件設計
3.1 數據采集電路設計
TMS320C6416T的外部存儲器接口(EMIFA、EMIFB)可與外部元件無(wú)縫鏈接,片外設備(存儲器或I/O)則通過(guò)外部存儲器接口(EMIF)進(jìn)行訪(fǎng)問(wèn)。其中EMIFB為16位存儲器總線(xiàn),分成4個(gè)空間,即BCEO~BCE3,每個(gè)存儲空間可獨立配置。本系統設計采用EMIFB的BCE2存儲空間,最高工作頻率為133 MHz,工作時(shí)鐘來(lái)源為BECLKIN(外部輸入時(shí)鐘)、CPU時(shí)鐘四分頻(250 MHz)、CPU時(shí)鐘六分頻(167 MHz)。EMIFB接口信號如圖2所示,其中BECLKOUTl時(shí)鐘輸出和EMIFB輸入時(shí)鐘的頻率相同。BECLKOUT2輸出時(shí)鐘的頻率為EMIFB輸入時(shí)鐘頻率的1/2或114。BED[15:0]為16位數據總線(xiàn),BEA[20:1]為20位外部地址總線(xiàn)。
評論