基于802．11a標準的5 GHz振蕩器設計

C0是外加電壓為零時(shí)二極管的電容值，φ是結兩邊半導體的接觸電勢差，VR為控制電壓。m是二極管電容的非線(xiàn)性系數，它和結兩邊的摻雜濃度的分布有關(guān)系，一般m的值在O．03～O．04之間。
1．3．2 MOS變容管
MOS變容管是把普通的MOS晶體管的源極(S)，漏極(D)以及襯底(B)連接起來(lái)，即B=D=S，使它變成一個(gè)兩端器件，就可以把它看成電容。電容的大小受柵極電壓(G)和襯底電壓控制。
由式(2)就可以推導出MOS電容為：

由式(3)可以看出MOS電容和氧化層與硅之間的電容Cax，硅感應電荷產(chǎn)生的電容CS有關(guān)。
1．3．3 可變電容的性能參數
可變電容的參數對LC壓控振蕩器性能影響顯著(zhù)，譬如可變電容比、品質(zhì)因數Q和截止頻率fT都是很關(guān)鍵的參數?？勺冸娙菰谕饧与妷旱恼{節下電容發(fā)生變化，設Cmax，Cmin為它變化的最大最小電容?？勺冸娙荭?Cmax/Cmin，由此可以看出可變電容比越大，振蕩器可以調節的頻率范圍也就越大。有時(shí)候可用電容調制系數γ來(lái)表示變容管的相對變化量；

γ越大，可實(shí)現的頻率調節范圍就越寬。電容的品質(zhì)因數表示了電容在一個(gè)振蕩周期存儲的能量和消耗的能量的比值，可以用式Q=l／2πfCR3表示。f是它的工作頻率，R3是它的串聯(lián)電阻。一般情況下Q和工作的頻率有關(guān)，所以在說(shuō)變容管的Q值時(shí)，必須指明它工作的頻率。
通常定義使Q等于1的頻率為變容管的截止頻率，此時(shí)f=1／2πCR3截止頻率決定了變容管的工作上限，一般它的工作頻率要遠小于截止頻率fT。
在本論文所選用的O．18μm CMOS工藝中，可變電容有兩種，因為變容二極管存在著(zhù)導通電壓的問(wèn)題，所以我選用了變容MOS管。MOS變容管分為PMOS和NMOS，因為和NMOS管相比PMOS變容管具有襯底噪聲小，品質(zhì)因數大，閃爍噪聲小的優(yōu)勢，所以，本振蕩器選擇的是PMOS可變電容。在這里本文根據各方面綜合因素考慮最終選取電容為指數為12，長(cháng)為10μm，寬為0．5μm的電容，最小電容值O．25 pF，最大電容值O．6 pF，可調范圍為O．35 pF。

2 相位噪聲
相位噪聲振蕩器的輸出信號，理想情況下應當是一個(gè)頻譜純凈的正弦波，但是由于電子電路中的各種噪聲以及溫度、電源電壓等變化都會(huì )對振蕩器的輸出信號產(chǎn)生影響，使輸出信號的振幅、相位和頻率發(fā)生改變，振蕩器的輸出信號就會(huì )發(fā)生畸變，會(huì )在中心頻率附近的兩個(gè)帶狀頻率分布，這些不希望出現的能量分布，就是相位噪聲。
相位噪聲主要受三方面的影響：(1)LC諧振腔內的串聯(lián)寄生電阻；(2)振蕩器的差分對；(3)尾電流源。當使用線(xiàn)性時(shí)變模型來(lái)估算VCO的相位噪聲的時(shí)候，就需要知道這三個(gè)噪聲貢獻的功率譜密度，通過(guò)經(jīng)典的Leeson的相位噪聲模型我們可以方便的計算出相位噪聲。因此，這樣分析就給出了明確優(yōu)化電路的方向，所以需要做的是根據相位噪聲的模型，來(lái)調整具體電路的參數，以達到一個(gè)相位噪聲和功耗之間的最優(yōu)值。
Leeson的經(jīng)驗相位噪聲公式經(jīng)過(guò)改進(jìn)，可以寫(xiě)成(5)式。該式清楚說(shuō)明了產(chǎn)生相位噪聲的主要原因，對于改善VCO的性能具有重要指導意義。

式中，l(△w)為相位噪聲(dBc／Hz)，F為有源器件的噪聲系數，K為玻爾茲曼常數，T為熱力學(xué)絕對溫度(K)，Pavs為振蕩器平均輸出功率(W)，w0為載波中心頻率(rad)，△w為載波附近的頻率位移小量(rad)，Q為振蕩電路的等效品質(zhì)因數，△wl／f3為有源器件的閃爍噪聲拐角頻率(rad)。
由上面修改后的Leeson公式并結合CMOS工藝的特點(diǎn)，要使VCO性能優(yōu)良就必須減少VCO的相位噪聲，本文采用以下幾種方法進(jìn)行：
(1)選用Q值高的電感。由于受片上電感寄生參數的影響，電感值不能過(guò)大，否則電感與寄生的電容發(fā)生諧振，若頻率低于VCO的振蕩頻率，則VCO不能工作。
(2)增大VCO的輸出功率。但是，要在直流功耗與輸出功率之間折中考慮，同時(shí)，注意有源器件擊穿電壓的限制。晶體管尺寸的選擇直接影響VCO的直流功耗與輸出功率。本設計以Cadence Spectre環(huán)境下的仿真為依據，對晶體管尺寸與叉指數進(jìn)行優(yōu)化，得到滿(mǎn)足性能要求的晶體管。
(3)選用噪聲小的有源器件。隨著(zhù)集成電路制造工藝的不斷進(jìn)步，元件與襯底間的寄生電容電阻越來(lái)越小，選用新工藝也是提高電路性能的有效手段。