基于A(yíng)DSP-TS101的高速數字電路設計與仿真

1 系統硬件設計
1．1 數?；旌喜糠值脑O計
A／D是數字和模擬混合部分，是設計重點(diǎn)考慮的部分之一。數字部分的頻率高，模擬部分對于擾很敏感，處理不好，數字信號很容易干擾模擬信號，出現電磁干擾問(wèn)題。降低數字信號和模擬信號間的相互干擾，要掌握電磁兼容的兩個(gè)原則：盡可能減小電流環(huán)路的面積；系統只采用一個(gè)參考面。
系統僅有一個(gè)A／D轉換器，采用混合信號PCB的分區設計，即使用同一地，如圖1所示。將PCB分區為模擬部分和數字部分，在A(yíng)／D器件的下面把模擬地和數字地部分連接在一起。保證兩個(gè)地之間的連接橋寬度與IC等寬，所有信號線(xiàn)一般都不能跨越分割間隙，跨越分割間隙的信號線(xiàn)要位于緊鄰大面積地的布線(xiàn)層上。電路板的所有層中數字信號只能在電路板的數字部分布線(xiàn)，模擬信號只能在電路板的模擬部分布線(xiàn)，模擬和數字電源分開(kāi)。

1．2 高密度(HD)電路的設計
TS101硬件電路的設計屬于高密度電路，是整個(gè)印制板設計的難點(diǎn)之一。TS101采用BGA封裝，焊球25×25陣列，焊球之間間距為1 mm，沒(méi)有空白區。焊盤(pán)直徑的下限是O．45 mm(18 mil)，這里采用0．51 mm(20 mil)。1每個(gè)焊盤(pán)都是表貼(無(wú)通孔)無(wú)阻焊。對最外圈的兩排焊球，信號線(xiàn)直接從表面層直接引出，內圈焊球向外的引線(xiàn)采用打過(guò)孔的方式，從焊盤(pán)向對角引線(xiàn)，在4個(gè)相鄰焊盤(pán)的對角線(xiàn)中間打一個(gè)外徑O．5 mm(20 mil)，內孔徑O．25 mm(10 mil)的帶阻焊通孔，然后將信號線(xiàn)從電路板的其他層引出去。這些引線(xiàn)的線(xiàn)寬和線(xiàn)距的下限都是0．15 mm(6 mil)。
TS101一般工作在250 MHz或300 MHz，為保持電源和地層的連續性和較好的去耦效果，設計中采用AD公司推薦的連接方式，用6個(gè)0.1μF和2個(gè)0.01μF的貼片電容焊在與TS101芯片中央位置相對的電路板的另一面，其連接方法如圖2所示。圖中方塊部分為去耦電容。

1．3 系統時(shí)鐘設計
TS10l內核時(shí)鐘最高可以是輸入時(shí)鐘的6倍。內核時(shí)鐘最高只能工作在250／300 MHz，系統時(shí)鐘SCLK輸入范圍為40～100 MHz。為確保時(shí)鐘的穩定性，增加專(zhuān)門(mén)的濾波電路，如圖3所示。其中，R1△2 kΩ，R2△1．67 kΩ，C1△1μF(SMD)，C2△1 000 pF(HF SMD)，并應貼近DSP引腳放置。該電路同時(shí)為參考電壓輸出、系統時(shí)鐘和局部參考時(shí)鐘提供了參考電壓，電壓值為1.5 V±100 mV。

PCB設計時(shí)為保證時(shí)鐘的穩定性采取了以下措施：
(1)用一個(gè)晶振作為多處理器系統的同頻同相時(shí)鐘。
(2)同一電路板上各個(gè)DSP的時(shí)鐘用同一個(gè)驅動(dòng)器的各個(gè)門(mén)分別并行驅動(dòng)。
(3)在印制板布局時(shí)將時(shí)鐘部分放于印制板中央位置，使時(shí)鐘驅動(dòng)線(xiàn)到各DSP的距離大體相等。四是在印制板布線(xiàn)時(shí)，時(shí)鐘線(xiàn)盡可能地靠近地線(xiàn)層。
1．4 布局
PCB尺寸過(guò)大時(shí)，印制線(xiàn)條長(cháng)，阻抗增加，抗噪聲能力下降，成本也增加；過(guò)小，則散熱不好，且鄰近線(xiàn)條易受干擾。確定PCB尺寸后，再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進(jìn)行布局。結合EMC設計一般布局規則，最終布局效果如圖4所示。

1．5 布線(xiàn)
根據PCB布線(xiàn)的原則完成布線(xiàn)設計后，需認真檢查布線(xiàn)設計是否符合設計者所制定的規則(DRC檢查)，同時(shí)也需確認所制定的規則是否符合印制板生產(chǎn)工藝的需求：
(1)線(xiàn)與線(xiàn)，線(xiàn)與元件焊盤(pán)，線(xiàn)與貫通孔，元件焊盤(pán)與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿(mǎn)足生產(chǎn)要求。
(2)電源線(xiàn)和地線(xiàn)的寬度是否合適，電源與地線(xiàn)之間是否緊耦合，在PCB中是否還有能讓地線(xiàn)加寬的地方。