基于DPWM的高速高精度積分型模／數轉換器

1．4 顯示控制器模塊設計
該模塊主要完成通知主模塊顯示更新的任務(wù)，在該設計中，更新周期為100 ms。顯示控制模塊如圖6所示，其信號功能如表4所示。

2 高速高精度積分型模／數轉換器優(yōu)點(diǎn)
2．1 滿(mǎn)足單電源供電條件
在許多應用中出于成本或系統可靠性等考慮，采用單電源供電。傳統積分型模／數轉換器需采用正負雙電源供電，積分器對輸入電壓在固定的時(shí)間間隔內積分，該時(shí)間間隔通常對應于內部計數單元的最大數，時(shí)間到達后將計數器復位，并將積分器輸入連接負電源電壓。在這個(gè)反極性信號作用下，積分器被“反向積分”直到輸出回到零，并使計數器終止，積分器復位。積分型模／數轉換器的精度可做得很高，但它們的采樣速度和帶寬都非常低。
在此提出的基于DPWM原理實(shí)現的積分型模／數轉換器可實(shí)現單電源+5 V供電。在被測信號DPWM信號的極性相同時(shí)，使用單電源供電的可行性顯示，若被測信號與DPWM信號的極性相反時(shí)，可采用運放反相放大器的方法在單電源條件下進(jìn)行極性轉換，故該方案可工作在單電源條件下而無(wú)需額外增加負電源，原理如圖7所示。此時(shí)，VO=-R2Vin／R1，由于VinO，則 VO>0，滿(mǎn)足單電源供電條件。
2．2 便于芯片集成
該積分型模／數轉換器是采用DPWM原理實(shí)現的，模擬器件極少。它主要實(shí)現方法在于僅需要產(chǎn)生DPWM模塊，外部?jì)H需增加一個(gè)普通的模擬運算放大器和通信與運算等必要的邏輯單元即可；且易于在FP-GA中實(shí)現，其代碼可方便用于集成芯片設計。相比較而言，它比傳統的模／數轉換器制造高精度、高線(xiàn)性度的模擬單元要容易得多。該轉換器設計合理，結構簡(jiǎn)單，其發(fā)出信號占空比與被測量有確定的對應關(guān)系，避免了高精度模／數轉換器模擬電路設計的復雜性，便于集成芯片設計，可用于芯片的制造，且成本較低，也便于單片機和可編程門(mén)陣列等的實(shí)現。
2．3 快速搜索算法提高A／D轉換速度
初始搜索采用有限步二分法、黃金分割法或隨機搜索(如蒙特卡羅等方法)，快速確定搜索范圍，再進(jìn)行占空比遍歷，可大大提高A／D轉換速度。
2．4 采用抖動(dòng)方法提高DPWM精度
由于不采用額外措施，DPWM的精度取決于開(kāi)關(guān)頻率和FPGA主頻。為追求更高精度，可提高主頻或降低開(kāi)關(guān)頻率。一味提高主頻不現實(shí)，顯著(zhù)降低開(kāi)關(guān)頻率會(huì )影響轉換速度。采用抖動(dòng)方法可較方便地提高DPWM精度。采用該方法可降低主頻和功耗，從而降低成本。另外，還可在同等成本下提高性能。
2．5 需要注意的幾個(gè)問(wèn)題
比較器在臨界狀態(tài)會(huì )發(fā)生振蕩，可考慮滯環(huán)比較和邏輯封鎖的方法處理。PWM的基準需要較穩定的基準源；精度和轉換速度之間的矛盾可根據具體需要加以協(xié)調；數字開(kāi)關(guān)噪聲的影響需要精心的布線(xiàn)和濾波加以抑制；可適當采用自動(dòng)增益技術(shù)提高低壓測量精度。
3 實(shí)驗結果
本文DPWM輸出波形如圖8所示。經(jīng)低通濾波器后其積分測試波形如圖9所示。該模／數轉換器具有很高的積分線(xiàn)性度，分辨率為165μ弘V。

4 結 語(yǔ)
由單電源供電，基于DPWM原理實(shí)現的高速、高精度、積分型模／數轉換器可方便地由單片機、DSP，FP-GA等實(shí)現。無(wú)需外接模／數轉換器，且便于集成芯片設計，避免了高精度A／D轉換器模擬電路設計的復雜性，可為集成和相關(guān)IC設計提供有益的方法，采用快速搜索算法后可使轉換速率提高，且同時(shí)具備通信和顯示二者并存的功能，適用于更廣泛的應用場(chǎng)合。