用CPLD實(shí)現FIR數字濾波器的設計
加入技術(shù)交流群
Altera公司的FLEX10K是工業(yè)界第一個(gè)嵌入式的PLD，具有高密度、低成本、低功率等優(yōu)點(diǎn)。器件的主要結構特點(diǎn)是除主要的邏輯陣列塊（LAB）之外，首次采用了嵌入陣列塊（EAB）。每個(gè)陣列塊包含8個(gè)邏輯單元（LE）和一個(gè)局部互連。一個(gè)LE又由四輸入查找表（LUT）、一個(gè)可編程寄存器和專(zhuān)用的載運和級聯(lián)功能的信號通道所組成。
在FLEX10K器件中，把每一組邏輯單元（8個(gè)LE）組成一個(gè)邏輯陣列塊（LAB），所有的邏輯陣列塊（LAB）排成行和列。在一行里還包含一個(gè)單一的EAB。多個(gè)LAB和多個(gè)EAB采用快速通道互相連接。
嵌入式陣列塊（EAB）是FLEX10K系列器件在結構設計上的一個(gè)重要部件。它是一個(gè)輸入端口和輸出端口都帶有寄存器的一種靈活的RAM塊，嵌入陣列塊（EAB）組成的規模和靈活性對比較多的內存是適宜的。功能包括乘法器、向量的標準和誤差矯正電路等。在應用中，這些功能又能夠聯(lián)合完成數字濾波器和微控制器的功能。
采用可編程的帶有只讀平臺的嵌入陣列塊（EAB）在配置期間可執行邏輯功能并建立一個(gè)大的查找表（LUT），在這個(gè)查找表里用查找的結果執行組合邏輯函數，而不用計算它們。顯然，用這種組合邏輯函數執行比通常在邏輯里應用算法執行要快，而且專(zhuān)用EAB容易應用，并且快速提供可能預測的延遲。
本文介紹了應用Altera 公司的FLEX10K系列CPLD快速完成卷積的方法實(shí)現有限沖激響應(FIR)濾波器的設計。
查表法實(shí)現卷積運算方法
有限沖激響應（FIR）濾波器的基本結構如是一個(gè)分節的延時(shí)線(xiàn)，把每一節的輸出加權累加，得到濾波器的輸出。數學(xué)上表示為：
結構如圖1所示。它由用一條均勻間隔抽頭的延遲線(xiàn)上對抽頭信號進(jìn)行加權求和構成。
根據上式，可以看出FIR數字濾波器涉及到大量的卷積運算，使用常規硬件實(shí)現時(shí)會(huì )占用大量的資源。通過(guò)充分利用FLEX10K系列芯片所具有的查表結構，將卷積運算轉化為查表移位求和來(lái)實(shí)現。例如：對于式
y = [ x(1) h(1) ]+[ x(2) h(2) ]+[ x(3) h(3) ] + [ x(4) h(4) ] （1）
假設x和h 都是無(wú)符號整型二進(jìn)制數，寬度兩位，取值兩位如下：
h（1）= 01，h（2）= 11 ，h (3）= 10， h（4）= 11
x（1）= 11，x（2）= 00， x (3）= 10， x（4）= 01
評論