2×8低噪聲InGaAs／InP APD讀出電路設計

積分電容還決定電荷容量。電荷容量為

式中：Qm為電荷容量；Vref為參考電壓，一般為1．5~3 V。式(1)表示增大積分電容Cint可以提高電荷容量。
在CTIA電路結構中，KTC噪聲是最主要噪聲，而KTC噪聲也和積分電容有關(guān)。KTC復位噪聲電壓可以表示為

式中：VN為積分電容上復位引起的KTC噪聲電壓；K為波爾茲曼常數，其值為1．38×10-23J／K；T是絕對溫度，取77 K。將此噪聲電壓折合成輸入端噪聲電子數，則表示為

式中：Nin為積分電容KTC復位噪聲折合到輸入端的噪聲電子數；q為電荷常數，其值為1．60×10-19C；G為輸出級增益。
圖6表示了該噪聲電子數和溫度、積分電容Cint之間的關(guān)系。從圖6可以看到，Nin隨溫度降低而減少，同時(shí)隨Cint的增大而增多。所以在設計Cint時(shí)，必須兼顧探測器電流、積分時(shí)間、電荷容量Qm和KTC噪聲折合到輸入端電子數Nin，并且結合電路工作溫度設計一個(gè)合適的值。在讀出電路中，電容的工作溫度為77 K，Cint設計為4 pF時(shí)，參考電壓取2 V，電荷容量為8×10-12J。電路的輸出級增益為O．65，KTC復位噪聲折合到輸入端的噪聲電子數為768個(gè)，小于實(shí)際探測器的噪聲電子數，而電荷容量也足夠大，滿(mǎn)足探測器讀出的需要。在CTIA結構中，設計一個(gè)高增益低噪聲的運算放大器。根據具體的應用合適設計。而開(kāi)關(guān)管KR采用四管合抱管結構，減小導通電阻對電路的影響。圖7為讀出電路芯片的照片。

3 結論
電路采用O．6μm CMOS工藝流片，采用40腳的管殼進(jìn)行封裝，其中有效引腳為32個(gè)。用電注入法(恒流源模擬器件)測試了芯片的性能，電流信號為100～600 nA。功率耗散小于200μW。當積分電容為4 pF的時(shí)候，積分時(shí)間為36μs。時(shí)鐘頻率為0．5MHz的時(shí)候，一幀像元積分和讀出的總時(shí)間為108μs。電路的電荷存儲能力為5×107個(gè)，動(dòng)態(tài)范圍為l V左右，輸出噪聲為5．2×10-5Vrms。測試結果顯示電路符合預期的設計要求。