可重構系統功耗相關(guān)的硬件任務(wù)調度算法
加入技術(shù)交流群
可重構系統是指以軟件改變硬件結構以實(shí)現具體應用的計算平臺，一般由非柔性但可編程的處理器和柔性的以程序控制重構的數字邏輯器件構成。目前國內外的可重構系統研究中，采用的可重構硬件主要是現場(chǎng)可編程門(mén)陣列(Field Programming Gate Array，FPGA)?？芍貥?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/系統">系統非常適合于那些對功耗有嚴格要求或者計算密集的應用，因為此類(lèi)應用在FPGA上實(shí)現的功耗要大大低于在處理器上實(shí)現的功耗。將在FPGA上運行的任務(wù)視為“硬件任務(wù)”納入實(shí)時(shí)操作系統(Real-time Operating Sys-tem，RTOS)的統一管理范圍，可簡(jiǎn)化系統的設計與管理。因此，需要在傳統的RTOS中引入硬件任務(wù)管理器，實(shí)現硬件任務(wù)的管理和調度。
目前，該研究已經(jīng)取得了一定進(jìn)展。如在參考文獻[1]中提出的商用可重構系統OS4RS，包含的主要功能有任務(wù)的創(chuàng )建／銷(xiāo)毀、異構任務(wù)的動(dòng)態(tài)遷移、任務(wù)之間的相互通信等。支持軟／硬件任務(wù)調試以及允許對操作系統模塊和用戶(hù)任務(wù)的跟蹤監控，是可重構硬件操作系統的重要特征。在參考文獻[2]中設計了一種基于軟／硬件統一多任務(wù)模型的實(shí)時(shí)操作系統SHUM-μCOS，實(shí)現了統一任務(wù)的管理、基于靜態(tài)優(yōu)先級的軟／硬件任務(wù)獨立調度、硬件資源的管理以及軟／硬件任務(wù)基于軟件層的通信等機制。
但是大多數研究者考慮的軟／硬件調度算法一般難以在現有的FPGA硬件平臺上實(shí)現，如參考文獻[2]中FORS算法采用的2D FPGA資源模型。這是因為當前的FPGA技術(shù)只允許所有的任務(wù)占用同樣的“高度”，并且上述工作中幾乎沒(méi)有將功耗納入考慮范疇。因此，類(lèi)似在嵌入式微處理器中廣泛采用動(dòng)態(tài)電壓調整(DynamicVoltage Scaling，DVS)技術(shù)以降低系統功耗，本文提出了一種動(dòng)態(tài)調整FPGA工作頻率的算法，在可重構系統的性能需求和功耗需求之間達到平衡，并且可以在當前的FPGA技術(shù)條件下實(shí)現。
1 調度模型
1．1 可重構系統體系結構
本文只考慮在當前FPGA技術(shù)條件下的可重構系統結構，如圖1所示。FPGA分為動(dòng)態(tài)和靜態(tài)兩部分。動(dòng)態(tài)部分包括很多可重構模塊(Reconfigurable Modules，RM)，每個(gè)硬件任務(wù)運行在1個(gè)RM上，各個(gè)RM占用的FPGA寬度可以不相等，一般由若干同列的CLB(Config-urabIe Logic Block，可重構單元)組成。靜態(tài)部分則負責與CPU和RM之間的數據交互。
假設FPGA是由很多CLB成陣列排列而成，每1個(gè)CLB可以看成1個(gè)1×1的單位正方形，1個(gè)FPGA則是1個(gè)面積為ω×h的長(cháng)方形。其中ω為長(cháng)方形的寬度，h為長(cháng)方形的高度，ω×h為該FPGA包含CLB的總數(即面積)。圖2所示為1塊5×4的FPGA。在實(shí)現中，因為每個(gè)RM都使用相同的FPGA高度，即h，所以最小的RM的面積是ωmm×h，其中，ωmin的大小依賴(lài)于硬件任務(wù)需要使用的CLB的個(gè)數。所以，1塊FPGA上RM最多可以有：
當對1塊FPGA進(jìn)行配置時(shí)，其動(dòng)態(tài)部分可以劃分成具有不同寬度的RM，從而具有不同CLB需求的多個(gè)硬件任務(wù)可以同時(shí)運行在FPGA上。另外，對其中1個(gè)RM進(jìn)行配置時(shí)，對于其他正在運行的部分沒(méi)有影響，從而可重配置硬件使得硬件任務(wù)以一種真正的動(dòng)態(tài)多任務(wù)方式運行。
1．2 任務(wù)定義
①硬件任務(wù)：硬件任務(wù)是指可重構系統中基于FPGA實(shí)現的功能模塊。一個(gè)硬件任務(wù)配置完成后即可開(kāi)始執行，在完成之前一般不會(huì )釋放其占用的可重配置資源，即不能被其他硬件任務(wù)搶占。
②一個(gè)硬件任務(wù)可表示為T(mén)i(fi，max，ai,ci,ti,ei，fworking)。其中，fi,max是硬件任務(wù)可以運行在RM上的最大時(shí)鐘頻率，這個(gè)頻率是由每個(gè)具體硬件任務(wù)設計的時(shí)序狀況決定的，所以每個(gè)任務(wù)的fi,max可能不同。ωi是任務(wù)占用的可重構硬件的寬度資源，ai表示硬件任務(wù)的到達時(shí)間,ci表示硬件任務(wù)的最后完成時(shí)限，ti是硬件任務(wù)工作在fi,max時(shí)的運行時(shí)間。本文中不單獨考慮硬件任務(wù)在FPGA上的配置時(shí)間，而是把它并入運行時(shí)間中一起考慮。e是硬件任務(wù)工作在fi,max時(shí)的功耗，可由參考文獻[4]建立的功耗模型進(jìn)行估算。fworking是該任務(wù)在運行時(shí)FPGA的實(shí)際頻率。
在參考文獻[4]中，硬件任務(wù)的功耗和硬件的運行頻率直接相關(guān)，因此，可以使用以下2個(gè)公式對硬件任務(wù)實(shí)際的運行時(shí)間和功耗進(jìn)行估算：
其中，f是硬件任務(wù)實(shí)際的運行頻率。
2 功耗相關(guān)硬件任務(wù)調度算法EEHTS
2．1 硬件任務(wù)調度器設計
目標系統如圖3所示。用戶(hù)程序分為2部分，其中軟件任務(wù)運行在CPU上，硬件任務(wù)運行在FPGA上。本文中只考慮功耗相關(guān)的硬件任務(wù)的調度，目標是將軟／硬件任務(wù)統一起來(lái)進(jìn)行考慮，在滿(mǎn)足任務(wù)截止時(shí)限要求的情況下降低系統的整體功耗，即：
2．2 調度原則和放置原則
在嵌入式系統中，任務(wù)的正確性不但依賴(lài)于其功能正確性，而且依賴(lài)于其執行的及時(shí)性，所以確保任務(wù)不錯過(guò)截止期是最重要的調度依據。在滿(mǎn)足任務(wù)截止時(shí)間的前提下，1個(gè)新到達的硬件任務(wù)Ti的最遲開(kāi)始執行時(shí)間(Last：Starting time，LST)為L(cháng)ST(Ti)=ci-ti，如果Ti在放置時(shí)沒(méi)有找到合適的位置，調度器并不立刻拒絕Ti，因為只要在LST(Ti)之前有滿(mǎn)足Ti需求的資源被釋放，那么Ti仍然可以滿(mǎn)足其截止期要求。在EEHTS算法中，需要維護到達任務(wù)列表Alist，Alist中保存所有已經(jīng)到達且未能成功分配的任務(wù)。已到達列表的任務(wù)按照任務(wù)的LST增序排列，即按照最早最遲開(kāi)始時(shí)問(wèn)優(yōu)先(EarliestLast Starting time First，ELST)的原則進(jìn)行調度。硬件任務(wù)調度器的核心是進(jìn)行定位分配，即根據硬件任務(wù)占用FPGA資源大小在FPGA上尋找合適的位置對FPGA進(jìn)行配置，如參考文獻[5]中提出的MER算法。但是此類(lèi)算法采用的FPGA面積模型都是2D資源模型，并不能在當前的FPGA技術(shù)條件下實(shí)現，所以本文采用類(lèi)似傳統操作系統管理存儲器資源的方法，即首次適配(FirstFit)算法。在EEHTS算法中，需要維護空白資源列表B，B中保存了所有當前未被使用的FPGA上的空白區域。放置成功的硬件任務(wù)即可開(kāi)始配置運行，因此在EEHTS算法中需要維護正在運行的任務(wù)列表Elist。執行列表Elist中包含所有正在運行的硬件任務(wù)Ti，任務(wù)按照執行完畢時(shí)間的增序排列。
在硬件任務(wù)完成之前，不能被其他任務(wù)搶占；當硬件任務(wù)完成之后，即可釋放其占用的FPGA資源，并將執行完畢的任務(wù)插入到執行完畢任務(wù)列表Flist中。這個(gè)特點(diǎn)是硬件任務(wù)和軟件任務(wù)的顯著(zhù)區別。
評論