基于TMS320C5402實(shí)現的4FTSK調制技術(shù)
1 引言
短波通信是通過(guò)電離層反射來(lái)實(shí)現遠程信息傳輸,因而其通信受地形限制??;其次通信成本低,靈活性強。但它也存在一些缺點(diǎn),如:信息傳輸的可靠性差,存在深衰落和多徑時(shí)延失真等。在一般在短波信道中傳輸數據,信息的誤碼率通常在10-2-10-3的數量級,這些嚴重的衰落以及多徑效應造成的碼間串擾,限制了通信質(zhì)量的進(jìn)一步提高。近年來(lái),由于在短波數據通信系統中,采用了各種有效的抗衰落和抗多徑的措施,使系統的誤碼率差不多提高了兩個(gè)數量級。其中,時(shí)頻組合調制技術(shù)(即FTSK)是目前廣泛采用的抗衰落和抗多徑技術(shù)之一。針對這種情況,本文提出采用DSP(數字信號處理器)實(shí)現4FTSK調制,并取得較好的效果。
2 4FTSK調制方式
在一個(gè)或一組二進(jìn)制符號的持續時(shí)間內,用若干個(gè)調制頻率的組合來(lái)傳送原二進(jìn)制數據流,每一個(gè)調制頻率在不同的時(shí)隙內有不同的頻率,這種由不同時(shí)隙和不同頻率所構成的信號,稱(chēng)為時(shí)頻調制信號;在某種意義上又可看成是一種時(shí)頻編碼調制,組成的系統稱(chēng)頻率分集接收系統,即按一定的規則在數據符號的不同時(shí)隙發(fā)射不同頻率信號來(lái)實(shí)現信號傳輸的調制方式。FTSK又可分為幾種調制方式,包括二時(shí)二頻制,二進(jìn)制四時(shí)四頻制,四進(jìn)制四時(shí)四頻制、八進(jìn)制四時(shí)四頻制以及十六進(jìn)制相位調制等。
FTSK碼組的編碼原則是,所編碼組既具有強的抗衰落和抗干擾能力,又容易實(shí)現同步,也就是要求編出能從信息序列中提取同步信息的正交碼組。首先,為了提高抗衰落能力,要求每一個(gè)碼組的不同時(shí)隙中應含有不同的頻率。這樣,二時(shí)二頻基本上具有二重頻率分集的效果,而四時(shí)四頻基本上具有四重頻率分集的效果;其次,為了加強抗干擾性,任何兩個(gè)碼組的碼距應最大,所以首先要選用正交碼,即要求所有的碼組在同一時(shí)隙內含有不同的頻率,對于四時(shí)四頻制而言,在表示四進(jìn)制信息時(shí),很容易形成正交碼,但表示八進(jìn)制信息時(shí),只能形成部分正交的碼組;最后,在碼組配置時(shí)還應考慮從碼組本身能提取同步信息,即要求編碼方式是非循環(huán)碼,且任何兩個(gè)碼組都沒(méi)有相同的二聯(lián)碼或三聯(lián)碼。
FSK | 二進(jìn)制 | 四進(jìn)制 | 八進(jìn)制 | |
最小碼距 | 1 | 2 | 4 | 3 |
頻率分集 | 1 | 2 | 4 | 3 |
典型速率(bps) | 100125 | 100125 | 100125 | 150187.5 |
抗多徑 | T | 2T | 4T | 4T |
表1 各種調制方式性能比較
由表1可以看出,從性能而言,四進(jìn)制四時(shí)四頻制是最好的。對于4FTSK調制,我們選用正交編碼方式,如表2所示
碼元 | 頻率組合 |
00 | F1 F2 F3 F4 |
01 | F2 F4 F1 F3 |
10 | F3 F1 F4 F2 |
11 | F4 F3 F2 F1 |
表2 4FTSK編碼方式
3 系統的實(shí)現
由于本設計的主要目的是利用軟件及簡(jiǎn)單的硬件實(shí)現4FTSK調制,并且力求產(chǎn)生的信號精確,故系統選用了當今比較流行的數字信號處理器(TI公司的TMS320C5402)和一片D/A(CA3338)轉換芯片,用匯編語(yǔ)言編程實(shí)現調制信號輸出。
3.1 TMS320C5402特點(diǎn)
TMS320C5402是TI公司TMS320家族的定點(diǎn)DSP(數字信號處理器)芯片。DSP可廣泛應用于雷達信號處理,無(wú)線(xiàn)通信,語(yǔ)音信號處理等。實(shí)際上,DSP技術(shù)在工程應用中,就是要用數字信號處理的方式實(shí)現系統的功能。
DSP器件采用了與傳統微處理器系統不同的總線(xiàn)結構,同時(shí)增加了硬件運算單元,把軟件計算變?yōu)橛布嬎闾幚?,因此極大地提高了系統的數字處理速度。
C5402的CPU通過(guò)使用改進(jìn)的哈佛結構,實(shí)現了高度的并行運算能力。同時(shí),多種尋址模式和完善的指令提高了整個(gè)系統的性能。C5402主要有以下特點(diǎn):
增強的哈佛結構,四條地址總線(xiàn)和四條數據總線(xiàn)。
高度并行的先進(jìn)CPU設計,性能更好的面向應用的硬件邏輯。
為快速算法和高級語(yǔ)言?xún)?yōu)化設計的專(zhuān)用指令集。
標準化的模塊結構,適于快速開(kāi)發(fā)。
先進(jìn)的IC處理技術(shù),提高了性能,降低了電源消耗。
評論