基于CPCI總線(xiàn)的智能A／D，D／A模塊設計
加入技術(shù)交流群
在工業(yè)控制領(lǐng)域，為了實(shí)現采集和控制功能，經(jīng)常會(huì )使用到A／D，D／A模塊。在實(shí)際使用中A／D，D／A模塊和主機之間通信方式可以有很多選擇。比如RS 232，RS 422，網(wǎng)絡(luò )等接口方式。在該設計中A／D，D／A模塊通過(guò)CPCI總線(xiàn)與主機通信，通過(guò)A／D接口采集數據，經(jīng)過(guò)伺服控制軟件處理，輸出模擬量驅動(dòng)執行機構。
從而實(shí)現一個(gè)閉環(huán)的控制。另外通過(guò)對DSP軟件的修改，該模塊還可以單獨實(shí)現A／D或者D／A功能。
該設計中A／D，D／A模塊具備以下功能：
(1)提供2路16位A／D，輸入信號范圍±5 V，精度要求小于士16 LSB；
(2)提供2路16位D／A，輸出信號范圍±5 V，精度要求小于土8 LSB，受系統復位控制；
(3)使用TI公司DSP(TMS320VC33)作為板載處理器，該DSP主要實(shí)現管理A／D和D／A、運行控制算法、與主機通信功能，并受系統復位控制；
(4)DSP與主機采用雙口RAM(IDT7133)實(shí)現數據交換功能。
1 設計原理
如圖1硬件結構框圖所示，該模塊采用TI公司高性能CPU器件TMS320VC33為核心。模塊通過(guò)PCI9052芯片與CPCI總線(xiàn)連接，PCI9052的本地總線(xiàn)的信號連接到雙口RAM的一端。雙口RAM的另一端通過(guò)電平緩沖器連接DSP。
DSP核心電路包括DSP芯片TMS320VC33、數據RAM CY7C1041VC33、程序FLASH芯片SST39VF800A組成；DSP的地址、數據、控制總線(xiàn)通過(guò)電平緩沖器件連接雙口RAM、A／D芯片、D／A芯片、CPLD。DSP通過(guò)雙口RAM芯片與主控計算機進(jìn)行數據交換；A／D芯片的初始化以及讀寫(xiě)操作也由DSP負責完成；DSP控制D／A芯片輸出模擬信號；CPLD內部主要實(shí)現組合邏輯功能，將DSP輸入的控制信號譯碼，然后輸出給雙口RAM以及A／D，D／A等功能芯片使用。
雙口RAM芯片是實(shí)現智能板的重要組成，由于DSP與主控計算機的地址空間資源是分別進(jìn)行獨立分配的，無(wú)法直接進(jìn)行互相訪(fǎng)問(wèn)，在兩者之間需要一個(gè)數據緩沖，雙口RAM的特點(diǎn)使其可以滿(mǎn)足這個(gè)要求。
2 實(shí)現方法
2．1 主要原器件選擇
在該設計中采用成熟技術(shù)，選用常用、可靠的控制芯片，結合一些常用的外圍電路和專(zhuān)用電路實(shí)現全部的功能。即選擇PC19052作為接口芯片，利用該芯片實(shí)現PCI總線(xiàn)從接口邏輯。
選擇TMS320VC33作為板載處理芯片，該芯片是TI公司推出的專(zhuān)門(mén)用于實(shí)現浮點(diǎn)運算的高性能DSP，數據處理能力強，并且包含豐富的外圍電路擴展接口。
為了實(shí)現模塊上的電平轉換功能，選擇應用比較廣泛SN74ALVC164245DL作為電平轉換緩沖芯片。
2．2 PCI9052與雙口RAM硬件接口實(shí)現
如圖3所示PCI9052與雙口RAM連接的本地總線(xiàn)信號包括地址、數據、控制信號3個(gè)部分。地址總線(xiàn)寬度為12位，數據總線(xiàn)寬度為16位，因此尋址空間為2 KB的16 b地址空間?？刂菩盘柊ㄗx寫(xiě)控制信號和外設準備完成信號，當雙口RAM將外設準備完成信號拉低后，主機就可以通過(guò)輸出讀寫(xiě)控制信號對雙口RAM進(jìn)行讀寫(xiě)的操作。
2．3 DSP設計核心電路設計
DSP是整個(gè)設計核心，DSP核心電路由DSP芯片、FLASH和RAM三個(gè)部分組成。DSP通過(guò)雙口RAM與處理計算機交換數據。
如圖3所示，DSP核心電路設計如下所述。DSP的電源包括核心工作電壓1．8 V與I／O電壓3．3 V兩種，分別由板上電源模塊提供。時(shí)鐘信號由外接晶振提供。復位信號由CPLD提供，由于DSP的I／O電壓為3．3 V，在與I／O電平標準為+5 V的信號連接時(shí)需要進(jìn)行3．3～5 V之間的電平轉換。中斷信號同樣通過(guò)電平轉換器件連接到CPLD。地址和數據總線(xiàn)根據實(shí)際設計的需要連接功能器件。JTAG接口連接到模塊的一個(gè)標準的雙列14腳直插連接器上。Page0～3信號通過(guò)電平轉換器件連接到CPLD。
評論