正弦信號發(fā)生器設計方案

2 系統總體設計方案
圖1給出系統總體設計方框圖，它由單片機、現場(chǎng)可編程門(mén)陣列(FPGA)及其外圍的模擬部分組成。在FPGA的內部數字部分中，利用FPGA內部的總線(xiàn)控制模塊實(shí)現與鍵盤(pán)掃描、液晶控制等人機交互模塊的通信，并在單片機與系統工作總控制模塊之間的交互通信中起橋梁作用。系統工作總控制可統一控制各個(gè)時(shí)序模塊；各時(shí)序模塊用于完成相應的控制功能。在模擬部分中，利用無(wú)源低通濾波器及放大電路，使AD9851型DDS模塊的輸出信號成為正弦波和FM調制信號；再利用調幅電路，使FPGA內部DDS模塊產(chǎn)生的信號與AD9851輸出的載波信號變?yōu)檎{幅信號，同時(shí)在基帶碼控制下通過(guò)PSK/ASK調制電路得到PsK和ASK信號。最后，各路信號選擇通道后，經(jīng)功率放大電路驅動(dòng)50Ω負載。

3 理論分析與計算
3．1 調幅信號
調幅信號表達式為：

式中：ω0t，ωt分別為調制信號和載波信號的角頻率；MA為調制度。
令V(O)=Vocos(ω0t)，V(ω)=MAcos(ωt)，則V(t)=V(O)+V(O)V(ω)。故調幅信號可通過(guò)乘法器和加法器得到；通過(guò)改變調制信號V(ω)的幅值改變MA，V(ω)的范圍為0．1～l V，MA對應為10％~100％。
3．2 調頻信號
采用DDS調頻法產(chǎn)生調頻信號，具體實(shí)現方法：通過(guò)相位累加器和波形存儲器在FPGA內部構成一個(gè)DDS模塊，用于產(chǎn)生1 kHz的調制信號。其中，波形存儲器的數據即為調制信號的幅度值。將這些表示幅度值的數據直接與中心頻率對應的控制字相加，即可得到調頻信號的瞬時(shí)頻率控制字，再按調制信號的頻率切換這些頻率控制字，即可得到與DDS模塊輸出相對應的調頻信號。
3．3 PSK和ASK信號
ASK信號是振幅鍵控信號，可用一個(gè)多路復用器實(shí)現。當控制信號為1時(shí)，選擇載波信號輸出；當控制信號為0時(shí)，不選擇載波信號輸出；當控制信號由速率為10 Kb／s的數字脈沖序列給出時(shí)，可以產(chǎn)生ASK信號。PSK信號是移相鍵控信號，這里只產(chǎn)生二相移相鍵控，即BPSK信號。它的實(shí)現方法與ASK基本相同，只是在控制信號為0時(shí)，選擇與原載波信號倒相的輸出信號，該倒相信號可由增益倍數為l的反相放大電路實(shí)現。