基于FPGA的新型數字電壓表設計

該電壓表電路中，ADC0809的工作時(shí)序如圖4所示。主要控制信號：START是轉換啟動(dòng)信號，高電平有效；ALE是3位通道選擇地址(ADDC，ADDB，ADDA)信號的鎖存信號。當模擬量送至某一輸入端，由3位地址信號進(jìn)行選擇，而地址信號由ALE鎖存；EOC是檔位轉換的狀態(tài)信號。EOC輸出高電平時(shí)，表示轉換結束；在EOC的上升沿后，若使能輸出信號OE為高電平，則三態(tài)緩沖器打開(kāi)，將轉換完畢的8位數據結果輸至數據總線(xiàn)，至此ADC0809的一次轉換結束。
3．2 檔位轉換電路
為了增加數字電壓表的測量范圍，設計了檔位選擇電路。采用精密電阻分壓方法，簡(jiǎn)潔實(shí)用。ADC0809有8路數據輸入端口，原理上可以分為8個(gè)檔位。從實(shí)用性出發(fā)，只分了兩檔，如圖5所示。圖5中電位器負責電阻校準。盡管采用精密電阻，各電阻值的制造誤差不可避免，用電位器來(lái)微調校準以保證測量精度。ADC0809的輸入范圍為0～5 V，檔位的切換是通過(guò)程序來(lái)控制ADC0809各個(gè)通道的選通來(lái)自動(dòng)實(shí)現。只要輸入的電壓范圍超過(guò)5 V，則檔位自動(dòng)切換到另一檔，即選通通道INl。

當輸入電壓范圍為O～5 V時(shí)，INO導通。此時(shí)U=U26，當輸入電壓范圍為5～50 V時(shí)，FPGA判斷選擇檔位，INl導通。此時(shí)有U=U27即U=(R1+R3)／(R1+R2+R3)=U26／10。
由于A(yíng)DC0809數字量輸出為8位，數字量化范圍為0～255，當輸入電壓為滿(mǎn)量程5 V時(shí)，轉換電路對輸入電壓的分辨能力為：

3．3 FPGA內部模塊設計
(1)碼制轉換模塊。在此碼制變換模塊DATA_CONVERSION功能是將AD0809采樣送來(lái)的8位二進(jìn)制數轉換為可被LCD識別的字符型LCD碼。首先，將8位二進(jìn)制碼變換為BCD碼；然后，再分別進(jìn)行轉換，得到字符型碼，并送入譯碼顯示模塊。
(2)譯碼驅動(dòng)模塊。數字電壓值的顯示由LCD實(shí)現。選用了HY系列字符型液晶顯示模塊HD44780。實(shí)現了低功耗，而且可帶單位雙排顯示，字體美觀(guān)大方。
整個(gè)電路十分簡(jiǎn)潔。系統工作過(guò)程：FPGA芯片EP2C5T144對ADC0809及LCD進(jìn)行初始化。當有輸入信號Vi時(shí)，由FPGA向ADC0809傳送控制信號控制字，使其對輸入的模擬信號進(jìn)行轉換，變?yōu)?位的數字信號并送到輸出端。由FPGA經(jīng)過(guò)碼制變換等處理后，再通過(guò)LCD的接口驅動(dòng)，向其發(fā)送數據。當ADC0809采樣完成后，FPGA中的碼字轉換模塊將數據轉換為L(cháng)CD可識別的字符型數據，然后送至驅動(dòng)模塊，由其驅動(dòng)LCD，將字符型數據送到LCD的DO～D7端，實(shí)現顯示。

4 關(guān)鍵算法實(shí)現
4．1 檔位自動(dòng)切換算法
將數字電壓表分為兩個(gè)檔位，分別是0～5 V，0～50 V。檔位切換算法如下：
設定初始量程為0～5 V。采集100個(gè)數據點(diǎn)，對輸入信號Vi的采樣值取絕對值的最大值，將其作為Vi的最大值的估計值。如果Vi的最大絕對值估計值小于5 V，則將檔位切換到O～5 V，否則，切換到0～50 V。
4．2 信號采樣周期自調整算法
為協(xié)調好數據精度和系統負擔兩者之間的關(guān)系，對于疊加周期信號的輸入信號Vi，規定單個(gè)周期的數據采集不少于8個(gè)點(diǎn)，因此要對AD0809的采樣周期進(jìn)行自適應調整。這里使用過(guò)零點(diǎn)檢測的方法，如果疊加信號的周期在0～25 Hz范圍內，采樣周期為5 ms。疊加信號周期在25～50 Hz時(shí)，采樣周期為2 ms；疊加信號周期在50～100 Hz時(shí)，采樣周期為1 ms。
設采樣周期的初始值為2 ms，采樣數為100點(diǎn)。則有：首先采集100個(gè)數據，計算平均值，作為輸入信號Vi的均估值(平均值的估計值)；再采集100個(gè)數據，與Vi的均估值進(jìn)行比較，計算過(guò)零點(diǎn)的數量并統計；根據此數量，調整采樣周期，當此數量大于20時(shí)，令采樣周期為1 ms。當此數量不大于10時(shí)，令采樣周期為5 ms。其他令采樣周期為2 ms。
4．3 檢測疊加信號周期算法
依舊采用檢測過(guò)零點(diǎn)的數目來(lái)檢測周期。
設采集的數據點(diǎn)為1O0個(gè)，計算均值，作為輸入信號Vi的均估值；再采集數據，與Vi的均估值進(jìn)行比較，計算過(guò)零點(diǎn)的數量并統計，同時(shí)統計每個(gè)數據過(guò)零點(diǎn)的時(shí)刻；檢測到三個(gè)過(guò)零點(diǎn)時(shí)，判斷其是否符合均勻分布，判斷是否檢測到一個(gè)周期。若檢測到一個(gè)周期，則停止檢測并計算此周期，否則繼續檢測。若檢測到相當數量的數據點(diǎn)，過(guò)零點(diǎn)數量仍小于3個(gè)，則認為輸入信號為直流信號。

5 程序流程
程序流程如圖6所示。

6 測試結果分析
采用高精度數字多用表UT88B輸出值作為標準值。由表1所示。

由數據對比可以看出，在O～5 V檔位上，該數字電壓表的誤差基本在O．01 V內。在O～50 V檔位上，誤差有所增大，但也控制在O．02 V以?xún)?，體現了ADC0809的轉換精度，電路整體設計合理可靠。至于O．02 V以?xún)鹊钠?，可修改程序，采用軟件的方法進(jìn)行數據校正，也可以進(jìn)一步校正A／D的基準電壓。

7 結語(yǔ)
利用現場(chǎng)可編程門(mén)陣列技術(shù)，設計了該新型數字式電壓表。用軟件替代諸多硬件，在一塊高性能FPGA芯片上，實(shí)現采樣時(shí)序的控制、檔位的判斷選擇、碼制的轉換和LCD驅動(dòng)，極大地提高了系統集成度和可靠性。文中重點(diǎn)介紹了檔位電路和FPGA內部模塊的設計以及關(guān)鍵算法的實(shí)現步驟。由測試結果，可看出該儀表測量范圍較寬，測量精度較高，能夠滿(mǎn)足物理實(shí)驗中電量的測量要求。經(jīng)實(shí)際使用證明，系統運行穩定、操作方便。為了方便電壓表系統與計算機直接通信，還可進(jìn)一步增加RS 232接口，進(jìn)行電平轉換，可將測得的數據實(shí)時(shí)導入計算機中使用。