心電模擬波形發(fā)生系統的設計

芯片內有一個(gè)8位DAC寄存器，形成兩級緩沖方式，這樣可使DAC在轉換輸出前一個(gè)數據的同時(shí)，采集下一個(gè)數據并送到8位輸入寄存器，以提高D／A的轉換速度。更重要的是，能夠在多個(gè)轉換器分時(shí)進(jìn)行D／A轉換時(shí)，可以同時(shí)輸出模擬信號，使多個(gè)轉換器并聯(lián)工作，以增加轉換位數，達到提高轉換精度目的?？紤]到要采用三路D／A，如果每一路獨占8個(gè)I／O端口，再加上若干控制端口，處理器提供的I／O端口數遠不能滿(mǎn)足要求。所以計劃采用共用數據端口，外接I／O口片選的方式來(lái)實(shí)現。這樣可以節約16個(gè)I／O口，也滿(mǎn)足了信號輸出同步性的要求。
2．2 信號采集電路
根據除顫高壓發(fā)生器的要求，當有高壓放電信號時(shí)，由于高壓除顫信號具有的放電電流具有雙向性，并且是在5ms時(shí)間內將電壓由12 V直流電壓轉換為4 000 V以上的高壓，使電容容量達到較高的程度，所以在安全性能上要充分考慮。
由除顫的高壓特性可以知道，除顫高壓發(fā)生器采用單端正激式升壓控制模式，除顫高壓有兩個(gè)明顯的特性：
(1)變壓比較大，由12 V直接升到4 000 V以上；
(2)對充電速度要求也比較高。
正激式變換優(yōu)點(diǎn)是電路比較簡(jiǎn)單，工作穩定，可靠性高，不存在由于電路不平衡造成的偏飽和問(wèn)題。
2．3 波形輸出電路
選擇4個(gè)不同心率的正常心電波形作為信號源，模擬輸出Ⅰ，Ⅱ，Ⅲ，aVR，aVL，aVF心電信號。設探測電極在左上肢(LA)、右上肢(RA)、左下肢(LL)各點(diǎn)的電位分別為VL，VR，VF。
標準肢體導聯(lián)關(guān)系式如下：

威爾遜中心電端電壓為0，故有：

2．4 右腿驅動(dòng)電路
右腿驅動(dòng)電路是將采集到的心電信號進(jìn)行反向放大，傳到右腿驅動(dòng)電極，對共模干擾信號來(lái)說(shuō)這是個(gè)負反饋，因此可有效地削弱人體上感應的共模干擾信號，以達到較強抑制頻率干擾的目的，采用右腿驅動(dòng)，還可以使干擾電壓降到1％以下，能夠很好地達到所要求的效果。

3 系統軟件
系統軟件設計主要是在嵌入式Linux硬件平臺的基礎上完成的。系統軟件主要有主程序和產(chǎn)生的各種波形的子程序構成以及系統硬件驅動(dòng)程序的編寫(xiě)。主程序主要是對各個(gè)子程序的調用和組織，使整個(gè)系統能夠有序運行。驅動(dòng)程序是為了能讓系統內核和系統之間的接口正常運行的。軟件也配合硬件電路進(jìn)行心電采集、傳輸和模擬等。
3．1 應用程序的設計界面
軟件開(kāi)發(fā)工作主要涉及界面程序的開(kāi)發(fā)。界面程序的編寫(xiě)主要是用Qt來(lái)完成的，驅動(dòng)主要是用C編寫(xiě)的。界面設計是兩種波形同時(shí)輸出，反映正常的心電除顫過(guò)程。
系統的軟件界面設置框圖如圖3所示。