PCM串行數據流同步時(shí)鐘提取設計

摘要：為了產(chǎn)生語(yǔ)音調度系統中數據接收端異步接收PCM30／32路一次群串行數提流所需同步時(shí)鐘的目的，采用以分頻計數器為基礎模塊，輔以相位校正和誤校正處理模塊從已知速率PCM數據流中提取同步時(shí)鐘信號的方法，利用可編程邏輯器件和Verilog HDL硬件描述語(yǔ)言對該方法進(jìn)行實(shí)現和仿真驗證。結果表明該方法能夠有效地利用已有串行數據流產(chǎn)生具備合適相位的同步采樣時(shí)鐘信號。
關(guān)鍵詞：同步時(shí)鐘；PCM；CPLD；Verilog HDL

O 引言
在各種基于PCM30／32路一次群系統、能夠接入公共電話(huà)通信網(wǎng)的專(zhuān)用匯接調度設備中，目前廣泛采用的設計方式為利用MCU控制多種專(zhuān)用集成電路(ASIC)協(xié)同工作，完成對語(yǔ)音調度數據的接收、疊加、分組交換等操作，此類(lèi)設備在可實(shí)現功能和用戶(hù)規模等方面都受到所采用ASIC本身功能特性的限制，因此，雖然針對某一特定應用的匯接機、調度機品種很多，但仍很難滿(mǎn)足所有的應用需求，對于一些特殊功能需求往往要進(jìn)行單獨設計，在很大程度上增加了用戶(hù)的使用維護成本。
近年來(lái)隨著(zhù)通訊技術(shù)和集成電路技術(shù)的發(fā)展，可編程邏輯器件及SoC設計在各種應用設計中大量被應用，在通信系統中，可編程邏輯器件的應用范圍同樣越來(lái)越廣。利用可編程邏輯器件相對于使用獨立器件進(jìn)行語(yǔ)音調度數據編解碼、交換疊加等處理操作，在提高系統性能與集成度以及降低成本方面均有極大優(yōu)勢。同時(shí)，利用可編程邏輯器件能夠針對應用需求進(jìn)行系統設計，突破傳統設計方式受器件限制較大的弊端。
對實(shí)現語(yǔ)音調度功能的可編程邏輯芯片來(lái)說(shuō)，時(shí)鐘信號的同步可以有兩種模式：主模式和從模式。如果是在已有的交換平臺或通訊系統上增加設計其他語(yǔ)音調度功能，則已有外部時(shí)鐘系統難以被改變也不宜改變，這時(shí)語(yǔ)音調度電路應采用從模式來(lái)同步。而對于全新設計的語(yǔ)音調度設備來(lái)說(shuō)，就可以采用主模式的時(shí)鐘同步模式，由可編程器件產(chǎn)生時(shí)鐘及同步信號供芯片本身和外圍電路器件使用，使得外圍電路設計更為簡(jiǎn)潔。
在時(shí)鐘同步采用從模式設計方式時(shí)，芯片需要從接收到的串行數據流中提取時(shí)鐘信號以便正確可靠地進(jìn)行串行數據流接收，這是匯接調度設備接入已有通信網(wǎng)絡(luò )進(jìn)行語(yǔ)音調度數據處理的首要條件。
針對這個(gè)問(wèn)題，文中介紹了一種從串行PCM數據流中提取同步時(shí)鐘的方法。

1 PCM一次群數據流同步時(shí)鐘提取方法
1．1 同步時(shí)鐘提取基本設計
我國和歐洲在電話(huà)語(yǔ)音通信使用PCM30／32路一次群傳輸系統中，通常串行數據速率為8 000幀×32時(shí)隙×8 =2．048 Mb／s，實(shí)際應用的各類(lèi)語(yǔ)音調度系統中數據傳輸大都以該速率進(jìn)行。在PCM串行數據流中，各碼元之間的相對位置是固定不變的，為了在數據流中區分出一個(gè)個(gè)的數據碼元，接收端必須具備對應數據流的同步時(shí)鐘信號，從而進(jìn)一步正確接收PCM串行數據。
接收端數據流同步時(shí)鐘信號提取功能模塊基本工作原理是以一個(gè)3位計數器count1對16．384 MHz(PCM串行數據流速率8倍)全局時(shí)鐘信號進(jìn)行8分頻，計數器最高位作為同步采樣時(shí)鐘信號輸出，由全局時(shí)鐘上升沿驅動(dòng)。在計數值跳變至0和4時(shí)，分別輸出同步時(shí)鐘的下降沿和上升沿。
作為常用時(shí)鐘源的石英晶體振蕩器具有比較好的長(cháng)期頻率穩定性，但作為全局時(shí)鐘輸入在產(chǎn)生同步時(shí)鐘過(guò)程中，由于晶振實(shí)際頻率與標稱(chēng)頻率相對偏差所產(chǎn)生的誤差隨時(shí)間推移而累積，造成本地同步時(shí)鐘相位漂移(相對于串行數據流中包含的時(shí)鐘信息)，所以需要不斷調整輸出同步時(shí)鐘相位才能夠保證接收過(guò)程不出現失步，這一點(diǎn)通過(guò)在分頻計數過(guò)程中調整計數器count1的計數值來(lái)實(shí)現。
進(jìn)行相位調整時(shí)，在全局時(shí)鐘驅動(dòng)下檢測到一個(gè)PCM信號上升沿到來(lái)后，即在一個(gè)碼元的開(kāi)始時(shí)刻，改變分頻計數器count1中計數值為0，繼續計數到4時(shí)同步時(shí)鐘上升沿出現，其位置在PCM數據流一個(gè)碼元范圍的正中間，從而保證時(shí)鐘信號相對于輸入數據流具有合適的建立時(shí)間和保持時(shí)間。
實(shí)測某型16．384 MHz晶振偏差約每周期4 ns，為保證采樣時(shí)的信號具有較好的建立時(shí)間與保持時(shí)間，確定每20～30個(gè)周期做一次輸出同步時(shí)鐘相位調整。設計中使用5位計數器count2定時(shí)，該計數器計數值超過(guò)20進(jìn)行相位調整。

1．2 時(shí)鐘信號提取過(guò)程異常情況解決
上述從已知數據速率的PCM數據流中提取采樣時(shí)鐘并進(jìn)行相位校正的基本方法在使用中存在以下兩個(gè)問(wèn)題：
(1)計時(shí)計數器值超過(guò)20后，系統在全局時(shí)鐘驅動(dòng)下進(jìn)行PCM信號上升沿檢測過(guò)程中，計時(shí)計數器count2依然工作，當該5位計數器值達到31而依然沒(méi)有檢測到PCM信號上升沿到來(lái)時(shí)，下一個(gè)時(shí)鐘到來(lái)時(shí)計數器值將復位為0導致錯過(guò)本次校正。