一種基于PCI總線(xiàn)的反射內存卡設計

　　3 軟件設計

　　軟件設計包括驅動(dòng)程序和應用程序兩部分。驅動(dòng)程序提供的API 接口主要包含以下四個(gè)方面的功能: 打開(kāi)和關(guān)閉驅動(dòng)、配置反射內存卡、數據傳輸、中斷控制與處理。當應用程序訪(fǎng)問(wèn)反射內存卡資源時(shí)，反射內存板必須打開(kāi)， 一個(gè)句柄將返回到應用程序。圖7是應用程序處理的流程圖。

圖7 應用程序流程圖

　　4 性能測試

　　用三塊反射內存卡組成環(huán)形反射內存網(wǎng)， 由節點(diǎn)1向2 節點(diǎn)發(fā)送數據， 節點(diǎn)2 發(fā)送到節點(diǎn)3， 由節點(diǎn)3 向節點(diǎn)1 發(fā)送確認中斷， 記下此時(shí)的終止時(shí)間， 如表1 所示。

　　該反射內存卡在windows 操作系統下進(jìn)行測試，由于windows 為非實(shí)時(shí)操作系統，所以需發(fā)送大批量的數據進(jìn)行速率測試， 以克服操作系統本身的時(shí)延。試驗中每次發(fā)送15Mbit 的數據，根據傳輸速率= 總數據量/ 總時(shí)間算出傳輸速率。又由編解碼芯片的串行傳輸速率為1062.5MBd，數據傳輸速率為106.25MB/s，而數據包的長(cháng)度是可變的， 從1 個(gè)雙字到16 個(gè)雙字， 每包數據包括32 位的header、32 位的地址數據和32 位的校驗和，所以有效的數據傳輸速率在26MB/s 至88MB/s，我們測得的數據傳輸率為38.9 MB/s 至39.9 MB/s，可以得出該反射內存樣卡功能正常。

表1 環(huán)形通訊傳輸速率表

　　5 結束語(yǔ)

　　本文介紹了一種基于PCI 總線(xiàn)的反射內存卡的設計方法。給出了硬件電路設計，在FPGA 內完成數據緩存FIFO 及其控制器、SDRAM 控制器和編解碼控制器的設計， 結構清晰， 集成度高; 介紹了驅動(dòng)程序的設計，提供了應用程序接口; 采用三塊反射內存卡搭建了驗證系統， 實(shí)驗證明該反射內存樣卡功能正常， 工作穩定。