<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
基于FPGA的FIR濾波器設計與仿真
作者：
時(shí)間：2011-05-19
來(lái)源：網(wǎng)絡(luò )
收藏
3 查找表結構的FIR算法
LUT本質(zhì)上是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)具有4位地址線(xiàn)的16×1的RAM。當用戶(hù)通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路后，FPGA開(kāi)發(fā)軟件會(huì )自動(dòng)計算邏輯電路的所有結果，并把結果寫(xiě)到RAM中，當輸入一個(gè)信號進(jìn)行運算就等于輸入一個(gè)地址，找出對應的內容，然后輸出。
由式(2)可見(jiàn)FIR濾波器系統函數是一種卷積的運算形式。如果用FPGA直接實(shí)現則計算速度很慢且占用大量的LE(邏輯單元)，達不到系統對實(shí)時(shí)性的要求，于是想到能否將上述卷積運算轉化成加減運算。
分布式算法(distributed arithmetic，DA)早在1973年就已經(jīng)被Croisier提出來(lái)了，但是直到FPGA出現以后，才被廣泛應用在FPGA中計算乘積和。
設FIR濾波器的階數為N，輸入數據x(n)的位寬為k，則x(n)可表示為：
也就是說(shuō)：我們可以把每個(gè)輸入數據的每一位的值分別與相應的FIR系數相乘(因為x(n)為數字信號，每個(gè)輸入數據的每一位的值都為0或1，所以與h(n)相乘的結果非0即為h(n))然后再相加，然后再把所有位的相加值錯位相加，可得到卷積的結果從而實(shí)現了將卷積運算轉換成加法運算。
這樣我們就可以針對N階FIR濾波器的系數預先建立一個(gè)2的N次方的一個(gè)存儲表，將系數和存放在對應的存儲單元中。進(jìn)行卷積運算時(shí)把輸入數據的每一位組合成地址碼，通過(guò)地址查找到相應的系數和，然后把所有位數的系數和移位相加即可完成卷積運算。通過(guò)查表的方式可以大大減少求和的次數，提高運算速度。
4 設計思路及步驟
4．1 FPGA系統設計的方法
用FPGA實(shí)現數字系統設計一般可分成以下幾個(gè)步驟：設計輸入、功能仿真、編譯綜合生成網(wǎng)表文件、設計實(shí)現、時(shí)序仿真、下載到芯片進(jìn)行硬件驗證。在每一步檢查到的錯誤或缺陷都可以返回到上一層進(jìn)行修改。
隨著(zhù)數字系統規模的不斷增大，其復雜度也隨之增大。層次化設計將系統逐層分為較小的、規?？煽刂频哪K，是控制數字系統設計復雜度的一種有效方法。
層次化設計中有兩個(gè)重要的核心思想，即模塊化和原件重用。模塊化是指將系統劃分為幾個(gè)子模塊，而這些子模塊又分別劃分為更小的模塊，直至不可再分。每個(gè)模塊都可以看成是上一層模塊的一個(gè)元件。原件重用是指同一個(gè)原件可以被不同的實(shí)體調用，或者被同一個(gè)實(shí)體多次調用。這樣不但大大減輕了設計者的工作量，而且使程序結構更加優(yōu)化，具有更好的可讀性。
4. 2 設計實(shí)例的參數選取及生成
MATLAB的信號處理工具箱中包括許多可用于設計FIR數字濾波器的M文件。根據要設計的濾波器的參數、通帶截止頻率、阻帶截止頻率、采樣頻率、通帶或阻帶波紋要求等參數，可以利用MATLAB中的數字信號處理工具箱生成濾波器的系數。
在設計中，采用16階FIR，輸入數據寬12位，濾波器系數以及由這些系數演算出的ROM的初始化數據文件*．mif文件可以通過(guò)MATLAB計算生成。
因為是16階的FIR，這樣就需要65536個(gè)ROM單元來(lái)實(shí)現，ROM單元的位寬采用16位。利用器件中的ROM建立這樣的查找表，首先要將ROM的初始化數據寫(xiě)到*．mif文件中，然后在Ouartsus II中將其指向對應的ROM設計模塊。
當FIR的階數增大時(shí)，ROM的存儲量是以2的倍數增長(cháng)的，因此采用一個(gè)ROM快分時(shí)查找表的方法來(lái)降低對ROM存儲容量的要求。
4．3 模塊化設計
用原理圖和VHDL相結合的輸入方式，分模塊進(jìn)行設計，項層模塊采用圖形化輸入，在Quartsus II中進(jìn)行設計輸入。
系統由控制模塊、輸入數據移位模塊、地址發(fā)生模塊、存儲器模塊、運算模塊等組成。下面介紹每一模塊的基本功能。
(1)控制模塊的作用是產(chǎn)生一系列的控制信號，對上述各種模塊進(jìn)行精確的控制?？刂颇K在收到A／D轉換結束信號后，依次產(chǎn)生移位寄存器使能信號、并行到串行轉換的裝入信號、移位相加的裝入信號、加減控制信號和濾波器結果輸出信號等控制信號。使上述各個(gè)模塊按照一定的時(shí)序進(jìn)行操作，最終完成濾波功能。該模塊采用VHDL的描述方式比較方便。
(2)輸入數據移位模塊的主要功能是使A／D轉換后的數據通過(guò)不同的觸發(fā)器，從而產(chǎn)生不同的延遲，以便取出輸入數據不同位置上的數值，來(lái)構成ROM的地址。
(3)地址發(fā)生器模塊的主要功能是將通過(guò)輸入數據移位模塊的不同延遲分別轉換為查找表的串行地址，提供給存儲器模塊。根據結構化的程序設計思想，本模塊可由12個(gè)單通道并、串轉換模塊組成。
(4)存儲器模塊是這種查找表結構FIR的核心。FPGA中ROM模塊的設計可以通過(guò)Quartsus II軟件中的Mega Wizard向導來(lái)生成。
(5)運算模塊主要功能是將ROM的輸出數據在此進(jìn)行移位相加。這里實(shí)現的主要是加法和減法運算，運算速度很快。
最后的項層模塊采用圖形化輸入，這樣可以使設計思路更加清晰，也符合自上而下的FPGA主流設計方法。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論