減少高速 ADC 系統中的數字反饋

消除模數轉換鏈路中的數字反饋可能是一個(gè)挑戰。在把數字輸出與模擬信號鏈路及編碼時(shí)鐘隔離開(kāi)來(lái)的板級設計過(guò)程中，即使在極為謹慎的情況下，模數轉換器 (ADC) 輸出頻譜中也有可能觀(guān)察到某些數字反饋的現象，從而導致轉換器動(dòng)態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數字噪聲的影響，但是這種辦法也許不足以消除數字反饋這個(gè)問(wèn)題。本文解釋了數字反饋，并討論了一種新的創(chuàng )新性 ADC，這種 ADC 內置了一些功能，在良好設計的布局也許不足以解決問(wèn)題的情況下，這些功能可用來(lái)克服數字反饋。

數字反饋
數字反饋可能由于容性耦合、地電流或甚至波導動(dòng)作而產(chǎn)生。即使是非常之小的反饋因素也會(huì )在 ADC 輸出頻譜中引起不希望有的音調。當一個(gè)無(wú)偏移的 ADC 接收一個(gè) 1LSB 量級的非常微弱信號時(shí)，這個(gè) ADC 非常像一個(gè)具 120dB 增益的放大器：被驅動(dòng)的所有輸出將以與輸入信號相同的頻率提供極大的功率。

數字反饋可能發(fā)生在器件級或系統級上。ADC 之前的寬帶增益會(huì )加重這種影響。在低信號電平時(shí)，數字反饋可能以增大的奇次諧波形式出現，或者在延遲的反饋作用下改變噪聲層的形狀，或者以某種噪聲層增大的形式出現。積分噪聲性能通常不會(huì )受到太大的影響，不過(guò)在嚴重的情況下，噪聲層的集中區域有可能被抬升 20dB 之多。如果有一個(gè)碰巧與抬高的噪聲層區域撞上的窄帶應用，那么這就意味著(zhù)實(shí)實(shí)在在的 20dB 量級的信噪比 (SNR) 損失。

在低信號電平下，如果失調電壓很大 (以致代碼不能穿過(guò)主要的位邊界)，則數字反饋被消除。在數字反饋難以控制的地方，可以考慮故意引入偏移電壓。在高信號電平時(shí)，數字反饋一般在一定程度上被解除了相關(guān)性，因此不像在低信號電平時(shí)那么明顯。但這時(shí)數字反饋仍然可能在某種程度上降低 SNR。

在確定是否發(fā)生數字反饋的過(guò)程中，有意引入或清除失調電壓的能力可以是一種有效的工具。假如，當存在一個(gè)低信號電平時(shí)，SNR 在引入失調電壓的情況下有所改善，則表明正在發(fā)生數字反饋。

圖 1：嚴重數字反饋的典型表現 (采用 6 級流水線(xiàn)時(shí))

圖 1 顯示了相對嚴重的高頻數字反饋的模擬結果，該情形與我們研究過(guò)的客戶(hù)的一些布局實(shí)例產(chǎn)生的結果非常相像。盡管是以更加嚴重的形式，但是這仍然代表了 ADC 本身的反饋機制。

噪聲層的整形與流水線(xiàn)延遲有關(guān)。具有偶數流水線(xiàn)級的 ADC 將在奈奎斯特頻率下產(chǎn)生一個(gè)峰值 (而不是這里所觀(guān)察到的為零)。如果所關(guān)注的頻譜區域局限于 DC 和 1/4 奈奎斯特 (Nyquist) 頻率之間，您可以認為數字反饋不是問(wèn)題。具有一個(gè)較大流水線(xiàn)延遲的 ADC 將在這些特性之間呈現較短的時(shí)間間隔。

進(jìn)入編碼時(shí)鐘的數字反饋可能產(chǎn)生 2 階和 4 階甚至其他階諧波，但是僅在較高信號電平時(shí)才比較明顯。這與以下情況類(lèi)似：耦合進(jìn)時(shí)鐘的模擬輸入功率會(huì )對時(shí)鐘進(jìn)行相位調制，從而產(chǎn)生 2 階諧波失真。進(jìn)入放大器或進(jìn)入非快速穩定網(wǎng)絡(luò )的較低頻率反饋，可能產(chǎn)生有一些零點(diǎn)、而不是抬高某些區域的噪聲層，而且可能往往提高靠近 DC 或奈奎斯特頻率的區域。實(shí)際情況也許涉及這些反饋機制中的若干種，這往往會(huì )產(chǎn)生更加復雜的噪聲層。

圖 2：進(jìn)入未實(shí)現良好穩定網(wǎng)絡(luò )中放大的較低頻數字反饋示例

圖 2 僅示出了低頻反饋的一個(gè)例子。這種工作特性可能并不穩定，因而會(huì )產(chǎn)生出現在不同位置的“零”。這些深谷零的位置提供了起因的相關(guān)線(xiàn)索，因為它們指示了在頻域中的那些點(diǎn)上產(chǎn)生極小功率的重復圖形。這可被看作是一個(gè)精細復雜的弛豫振蕩器，涉及 ADC 之前的增益以及各種延遲 (包括流水線(xiàn)延遲)。一個(gè)高階濾波器可以改變這種反饋行為，或者在采用具微秒延遲的 SAW 濾波器的情況下，可以相當有效地控制反饋行為。這種不穩定的反饋行為是由熱噪聲和輸入電源激發(fā)的。對多次轉換進(jìn)行平均后，這類(lèi)反饋行為可以產(chǎn)生相當一致的噪聲層升高。例如，通過(guò)在驅動(dòng)器放大器下面走數據總線(xiàn)，可以產(chǎn)生這類(lèi)反饋行為。

如果選擇了不良的布局，則器件級和系統級上的數字反饋均會(huì )變得更糟。通常，給定的設計似乎將擁有兼顧這方面性能所需的全部特性。長(cháng)的輸出總線(xiàn)、以低特性阻抗布線(xiàn)以及在接收設備端很重的容性負載所有這一切都導致在輸出級產(chǎn)生更大的脈沖電流。類(lèi)似地，采用最大的 OV_DD (數字輸出電源電壓) 最大限度地增大了數字電流。如果降低數字輸出電壓擺幅，就會(huì )相應地降低耦合回模擬電路的數字噪聲。在電路板底面放置 OV_DD 旁路、增大引線(xiàn)電感、大體積電容器、小直徑通孔、厚的電路板、散熱等等所有這一切都增大了電源軌至輸出部分的阻抗，從而增大了跨地回路產(chǎn)生的信號。把 OGND 回接至一個(gè)接地不良的焊盤(pán)會(huì )使情況更糟。所有這些都將在 IC 基片上導致更多的接地反彈。使事情更糟的是，非對稱(chēng)地處理模擬和時(shí)鐘輸入也會(huì )導致數字反饋。對稱(chēng)地處理這些輸入將保持采樣過(guò)程或時(shí)鐘接收器的共模抑制，并降低數字反饋。舉一個(gè)不對稱(chēng)的例子: 將一個(gè)大測試焊盤(pán)放置在剛好位于A(yíng)DC 下方的電路板底部的兩個(gè)輸入之一上，而將另一個(gè)測試焊盤(pán)安放于一定距離之外的另一個(gè)輸入上，這種做法可以滿(mǎn)足線(xiàn)路內測試人員的要求，但這種不對稱(chēng)性將會(huì )損害 ADC 性能。如果您必須提供探測，則把測試焊盤(pán)并排放置，使信號走線(xiàn)從中穿過(guò)，并在這些元件之后靠近 ADC 的地方布設終端。測試焊盤(pán)是無(wú)引線(xiàn)的電容器，如果這么用，而不是在不同長(cháng)度的傳輸線(xiàn)尾端充當起縮短作用的容性組件，那么在 GHz 頻率上也許是有益的。

避免將一個(gè)輸入布置在電路板頂面，另一個(gè)布置在電路板底面，這聽(tīng)起來(lái)也許是顯然的事。除了與高頻行為有關(guān)的非對稱(chēng)，這樣的布置還會(huì )拾取布滿(mǎn)電路板走線(xiàn)的兩個(gè)平面之間的電位差。

甚至不要用層的改變使差分放大器的輸出反向。差分放大器的 + 輸出不必一定驅動(dòng) ADC 的 + 輸入，它們是可互換的。就 AC 應用而言，這一般來(lái)說(shuō)沒(méi)有關(guān)系。如果確實(shí)有關(guān)系，那么在驅動(dòng)器之前實(shí)現。

內部數字反饋大部分是一種高頻現象。較低的采樣率往往不那么成問(wèn)題，除非到負載的距離增大了。如果從負載返回的反射信號在不到 1/2 個(gè)時(shí)鐘周期內消失，那么它們就不會(huì )產(chǎn)生數字反饋。

新的 ADC 幫助克服數字反饋
當數字輸出回饋耦合至模擬電路部分時(shí)，數字反饋將出現，從而引起干擾。這種干擾在噪聲層中表現為異常的整形，而在 ADC 輸出頻譜中則表現為寄生噪聲。最糟糕的情況出現在中標度處，這采用 CMOS 輸出模式，所有輸出從 1 切換為 0 (2 進(jìn)制補碼格式) 或從 0 切換為 1，從而產(chǎn)生大的地電流，如圖 3 所示。

圖 3：ADC 中的數字反饋

跨過(guò)這個(gè)中標度點(diǎn)的小信號在所有這些數字信號輸出的和中產(chǎn)生一個(gè)不相稱(chēng)的輸出功率。

凌力爾特已經(jīng)推出了 LTC2261 系列超低功率 14 位 /12 位、25Msps 至 150Msps ADC，提供了一種新的和專(zhuān)有的功能，可在甚至良好的布局做法也無(wú)效的情況下減少數字反饋。交替位極性 (ABP) 模式在輸出緩沖器之前使所有奇數位反相，以當工作在中標度周?chē)鷷r(shí)，實(shí)現數目相等的 1 和 0 的切換，從而有效地消除了引起數字反饋的大的地平面電流。

圖 4：交替位極性模式

圖 4 顯示了怎樣利用交替位極性模式改變數字輸出字。消除地平面電流，以在小的輸入信號跨過(guò)中標度時(shí)，減少反饋回 ADC 輸入的能量。當這種模式啟動(dòng)時(shí)，所有奇數位 (D1、D3、D5、D7、D9、D11、D13) 在輸出緩沖器之前都反相，如圖 5 所示。偶數位 (D0、D2、D4、D6、D8、D10、D12) 不受影響。這種方法可降低電路板地平面中的數字電流，并降低數字噪聲，尤其是在模擬輸入信號非常小的情況下。通過(guò)使奇數位反相，在接收器端對數字輸出解碼。利用簡(jiǎn)單的 SPI 連接至 ADC，通過(guò)串行設定啟動(dòng)交替位極性模式。

圖 5：對交替位極性模式數據解碼

除了交替位極性模式，還提供一個(gè)可選數據輸出隨機函數發(fā)生器，以減少來(lái)自數字輸出的干擾。該隨機函數發(fā)生器解除了數字輸出的相關(guān)性，以減少出現重復碼的可能性，從而避免重復碼耦合回 ADC 輸入，在輸出頻譜中引起不想要的音調。通過(guò)在數字輸出被傳送至芯片之外以前對其進(jìn)行隨機化處理，即可實(shí)現這些無(wú)用音調的隨機化以減小此類(lèi)音調的幅度。

數字輸出通過(guò)在 LSB (實(shí)際上是白噪聲) 與所有其他數據輸出位之間運用一種“異”邏輯運算來(lái)進(jìn)行“隨機化”。如欲解碼，則采用逆運算；在 LSB 與所有其他位之間應用一種“異”運算。交替位極性模式與數字輸出隨機函數發(fā)生器無(wú)關(guān) ━━ 這兩種功能可以同時(shí)接通、同時(shí)不接通或任一接通。如示，兩種數字反饋抑制方法 (交替位極性模式和數字輸出隨機函數發(fā)生器) 可使無(wú)寄生動(dòng)態(tài)范圍 (SFDR) 性能改善 10~15dB。

圖 6 示出了 LTC2261 對一個(gè) 70MHz IF、-65dBFS 輸入信號進(jìn)行采樣并折返至 ADC 的第一奈奎斯特區域的 FFT 曲線(xiàn)圖。左側的曲線(xiàn)圖示出了采用交替位極性模式 (數字輸出隨機函數發(fā)生器被停用) 時(shí)的 ADC 性能。噪聲層中的凸起和輸出頻譜中的寄生噪聲由數字反饋引起，輸入端上的低電平信號使數字反饋有所衰減 (數字輸出在全“1”和全“0”之間切換)。凸起的數目對應于 ADC 中流水線(xiàn)級的數目。右側的 FFT 曲線(xiàn)圖示出了同時(shí)采用交替位極性模式和隨機函數發(fā)生器時(shí) SFDR 性能的改善情況。噪聲層現在很平坦，而且最高的寄生噪聲減低了 12dB。

圖 6：運用交替位極性模式和隨機函數發(fā)生器時(shí) LTC2261-14 的 SFDR 性能。
F_s=125Msps，A_IN = 70MHz、-65dBFS，平均 128k 點(diǎn) FFT

與今天市場(chǎng)上提供的同樣采樣率和分辨率的可比較 ADC 相比，LTC2261 系列 ADC 的功耗僅為其 1/3。LTC2261-14 為 14 位 125Msps ADC 僅從 1.8V 模擬電源消耗 127mW 功率，而 14 位 25Msps ADC LTC2256-14 僅消耗 30mW 功率 (參見(jiàn)圖 7 以了解整個(gè)系列的器件)。為了進(jìn)一步節省功率，還提供了打盹或休眠模式，以使功率降至 0.5mW。

圖 7：超低功率 1.8V ADC 系列

LTC2261 是一款極端靈活的高速 ADC，具一個(gè) SPI 兼容的接口，以設定和調節若干獨特的設置。SPI 端口用于選擇數字輸出配置 (CMOS、DDR CMOS、DDR LVDS)、從 7 種 LVDS 輸出電流設定值中進(jìn)行選擇，以根據所驅動(dòng)的負載或距離決定最佳的功率要求，或啟用任選的 LVDS 輸出終端來(lái)幫助消減由接收器上的不良終接所引起的任何反射，從而節省了外部組件和板級空間。還可以選擇測試模式，以允許用戶(hù)驗證 ADC 和處理器之間的連接。

結論
在采樣情況下，良好布局仍然不能提供避免數字反饋所需的隔離，LTC2261 的內置功能可用來(lái)幫助抵消引發(fā)這種不良干擾的地電流。LTC2261 提供極高的靈活性和調節能力，以改善數據采集系統的性能。