高壓VCO的一些替代方案

引言

　　鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實(shí)現的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。隨著(zhù)集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢，包括PLL和其它混合信號功能所用的電源。然而，PLL的關(guān)鍵元件——“壓控振蕩器”(VCO)的實(shí)用技術(shù)要求并未隨之大幅降低。給當今的PLL或RF系統設計師提出了挑戰：低壓PLL IC如何與高壓VCO實(shí)現接口。電平轉換接口通常利用有源濾波電路來(lái)實(shí)施，這將在下文討論。

　　本文將分析說(shuō)明PLL的基本原理，考察采用高壓VCO的PLL設計的當前技術(shù)水平，討論典型架構的利弊，并介紹高壓VCO的一些替代方案。

　　1 PLL基本原理
　　鎖相環(huán)(圖1)是一個(gè)反饋系統，其中相位比較器或鑒相器驅動(dòng)反饋環(huán)路中的VCO，使振蕩器頻率(或相位)精確跟蹤所施加的參考頻率。通常需要用濾波電路，對正/負誤差信號求積分并使之平坦，以及提高環(huán)路穩定性。反饋路徑中常包含分頻器，使輸出頻率(VCO的范圍內)為參考頻率的倍數。分頻器的頻率倍數N可以是整數，也可以是小數，PLL相應地稱(chēng)為“整數N分頻PLL”或“小數N分頻PLL”。

　　圖1. 基本鎖相環(huán)

　　PLL是負反饋控制環(huán)路，因此達到均衡時(shí)，頻率誤差信號必須為零，以便在VCO輸出端產(chǎn)生精確且穩定的頻率N × FREF。

　　PLL有多種實(shí)施方法，根據所需頻率范圍、噪聲和雜散性能以及物理尺寸，可以采用全數字式、全模擬式或混合電路。目前，高頻(或RF)PLL的常用架構既含有全數字式模塊，如反饋分頻器和鑒相器等，也含有高精度模擬電路，如電荷泵和VCO等。

　　圖2顯示了當前器件的高度集成電路示例，這是集成VCO的小數N分頻PLL IC ADF4350寬帶頻率合成器的框圖，其輸出頻率范圍為137.5 MHz至4400 MHz。

　　圖2. ADF4350 PLL頻率合成器框圖

　　限制PLL性能的主要特性有相位噪聲、雜散頻率和鎖定時(shí)間。

　　相位噪聲：相當于時(shí)域中的抖動(dòng)，相位噪聲是振蕩器或PLL噪聲在頻域中的表現。。

　　雜散：雜散頻率由電荷泵定期更新VCO調諧電壓而引起，并以與載波相差PFD頻率的偏移頻率出現。

　　鎖定時(shí)間：從一個(gè)頻率變?yōu)榱硪粋€(gè)頻率或響應瞬時(shí)偏移時(shí)，PLL的相位或頻率返回鎖定范圍所需的時(shí)間。

　　2 為什么VCO仍然用高壓?

　　高性能VCO是最后幾種不為硅集成潮流所動(dòng)的電子器件之一。僅幾年前，手機所用的VCO才完全集成到手機無(wú)線(xiàn)電芯片組中。但是，在蜂窩基站、微波點(diǎn)對點(diǎn)系統、軍用和航空航天產(chǎn)品以及其它高性能應用中，基于硅的VCO則能力有限，仍然需要采用分立方式來(lái)實(shí)施VCO。原因如下：

　　大多數商用分立VCO采用容值可變的變容二極管，作為L(cháng)C振蕩電路的可調諧元件。改變二極管的電壓會(huì )改變其電容，從而改變振蕩電路的諧振頻率。

　　變容二極管的任何電壓噪聲都會(huì )被VCO增益KV(用MHz/V表示)放大，并轉換為相位噪聲。要使VCO相位噪聲保持最小，KV必須盡可能小，但為了實(shí)現合理的寬調諧范圍，KV必須較大。因此，對于要求低相位噪聲和寬調諧范圍的應用，VCO制造商通常會(huì )設計低增益、輸入電壓范圍較大的振蕩器，以滿(mǎn)足這些相互矛盾的要求。

　　3 與高壓VCO接口

　　大多數商用PLL頻率合成器IC提供電荷泵輸出，其上限約為5.5 V;當環(huán)路濾波器僅使用無(wú)源器件時(shí)，VCO要求較高的調諧電壓，該輸出不足以直接驅動(dòng)VCO。為了達到較高的調諧電壓，必須利用運算放大器電路實(shí)施有源環(huán)路濾波器拓撲結構。

　　實(shí)現這種結構的最簡(jiǎn)單方法是在無(wú)源環(huán)路濾波器之后添加一個(gè)增益級。雖然易于設計，但這種方法有幾個(gè)缺點(diǎn)：反相運算放大器配置具有低輸入阻抗，會(huì )使無(wú)源環(huán)路濾波器承受負載，從而改變環(huán)路動(dòng)態(tài)特性;同相配置具有足夠高的輸入阻抗，不會(huì )使濾波器承受負載，但有源濾波器增益會(huì )放大運算放大器的任何噪聲，從而無(wú)法受益于前置無(wú)源環(huán)路濾波器的濾波功能。

　　圖3顯示建議有源濾波器拓撲結構的兩個(gè)示例，其中前置濾波分別使用反相和同相增益。請注意，這些放大器電路是真時(shí)間積分器，可強迫PLL環(huán)路在輸入端保持零誤差。環(huán)路之外，所示拓撲結構可能會(huì )漂移至供電軌

　　a. 反相拓撲結構

　　b. 同相拓撲結構

　　圖3. 采用前置濾波的有源濾波器

　　反相拓撲結構的優(yōu)勢是可以將電荷泵輸出偏置在固定電壓，通常為電荷泵電壓的一半(VP/2)，此時(shí)對雜散性能最有利。注意應提供干凈的偏置電壓，最好是來(lái)源于A(yíng)DP150等專(zhuān)用低噪聲線(xiàn)性穩壓器，并在盡可能靠近運算放大器輸入引腳處充分去耦。分壓器網(wǎng)絡(luò )所用的電阻值應盡可能小，以便降低噪聲。使用反相拓撲結構時(shí)，必須確保PLL IC允許PFD極性反轉;如有必要，應抵消運算放大器的反轉，以正確的極性驅動(dòng)VCO。ADF4xxx系列就具有這種特性。

　　同相環(huán)路濾波器配置不需要專(zhuān)用偏置，因此這種解決方案可能更緊湊。此時(shí)，電荷泵電壓不是偏置在固定電平，而是在其工作電壓范圍內變化。