關(guān)于HPI主機接口在多處理器系統中的應用
加入技術(shù)交流群
本文介紹了TI公司TMS320C5402芯片中的HPI接口在構成某型雷達多處理機系統中的應用，分析了HPI的優(yōu)越性以及構成多機系統的硬件要求，詳細地介紹了HPI的特點(diǎn)及實(shí)現方法。
本文引用地址：http://dyxdggzs.com/article/187261.htm
1 HPI主機接口構成
TMS320C5402芯片的HPI接口分為HPI8（8位主機接口）和HPI16（16位主機接口）兩種，其應用方式大同小異，這里主講HPI8。HPI8實(shí)際上是一個(gè)8位的并行端口，主機通過(guò)它可以直接訪(fǎng)問(wèn)DSP片內的一段RAM。在早期的DSP中，這段公用的RAM是一段2K字的雙口RAM（對于TMSVC5402則可以訪(fǎng)問(wèn)所有的片內RAM）。當主機和DSP同時(shí)訪(fǎng)問(wèn)同一地址時(shí)，主機優(yōu)先。HPI8數據的傳輸必須以字節為單位。在DSP與主機傳送數據時(shí)，HPI能自動(dòng)地將外部接口傳來(lái)連續的8位數組合成16位數后傳送給主機。
HPI主機由以下五個(gè)部分組成：
●HPI存儲器（DARAM）。HPI RAM主要用于DSP與主機之間傳送數據，也可以用作通用的雙導址數據RAM或程序RAM。
●HPI地址寄存器（HPIA）。它只能由主機對直接訪(fǎng)問(wèn)。該寄存器中存放著(zhù)當前尋址的HPI存儲單元的地址。
●HPI數據鎖存器（HPID）。它也只能由主機對其直接訪(fǎng)問(wèn)。如果當前進(jìn)行讀操作，則HPID中存放的是要從HPI存儲器中讀出的數據；如果當前進(jìn)行寫(xiě)操作，則HPID中存放的是將要寫(xiě)到HPI存儲器的數據。
●HPI控制寄存器（HPIC）。DSP和主機都能對它直接訪(fǎng)問(wèn)。
●HPI控制邏輯。用于處理HPI與主機之間的接口信號。
HPI的引腳在無(wú)主機訪(fǎng)問(wèn)時(shí)呈高阻態(tài)，因此可以直接掛在主機數據總線(xiàn)上，使得硬件電路特別簡(jiǎn)單。
HPI引腳由以下幾部分組成：
?。?）HD0～HD7：雙向并行三態(tài)數據總線(xiàn)。
?。?）HCS：HPI片選信號。
?。?）HAS：地址選通信號，此信號用于主機的數據線(xiàn)和地址線(xiàn)復用的情況。
?。?）HBIL：字節識別信號，用于識別主機傳送過(guò)來(lái)的是第一個(gè)字節還是第二個(gè)字節。
?。?）HCNTL0、HCNTL1：主機控制信號，用來(lái)選擇主機所要尋址的寄存器。
?。?）HDS1、HDS2：數據選通信號，在主機尋址HPI周期內控制數據的傳送。
?。?）HINT：HPI中斷輸出信號，受HPIC中的HINT位控制。
?。?）HRDY：HPI準備好端。
?。?）HR/W：HPI讀寫(xiě)信號
?。?0）HPIENA：HPI允許信號，若系統選中HPI則將它連到高電平，否則懸空或接低電平。
主機訪(fǎng)問(wèn)HPI的一個(gè)字包括兩個(gè)步驟：首先訪(fǎng)問(wèn)第一個(gè)字節，此時(shí)HBIL為0；然后訪(fǎng)問(wèn)第二個(gè)字節，此時(shí)HBIL為1；這兩步組成一個(gè)訪(fǎng)問(wèn)單元。這個(gè)訪(fǎng)問(wèn)單元不可被拆開(kāi)或顛倒，不管當前訪(fǎng)問(wèn)的是HPIA、HPIC還是HPID。
HPI有兩種工作方式：
●共用尋址方式（SAM），這是常用的操作方式。在SAM方式下，主機和DSP都能尋址HPI寄存器，異步工作的主機的尋址可以在HPI內部得到同步。如果DSP與主機的周期發(fā)生沖突，主機有優(yōu)先權。
●僅主機尋址方式（HOM）。在HOM方式下，只能讓主機尋址HPI存儲器，DSP則處于復位狀態(tài)或最小功耗狀態(tài)；
HPI支持DSP與主機之間數據的高速傳輸。在HOM方式下，主機可以更快的速度工作，且與DSP的時(shí)鐘頻率無(wú)關(guān)。
2 應用系統及結果
滑窗算法是數字信號處理中一種常用的基本算法，在通信、雷達、電子對抗、參數估計、信號識別中有著(zhù)廣泛的應用?；八惴ǖ男再|(zhì)限制了它的用途，高速DSP芯片的出現才擴大了它的實(shí)際應用。本文利用兩片TI公司的高速DSP芯片TMS320C5402，應用其HPI接口并行實(shí)現多種滑窗算法，滿(mǎn)足了某雷達系統解模糊的實(shí)時(shí)需要。整個(gè)系統的基本框圖如圖1所示。
HPI在雙處理器中的應用原理圖如圖2所示。在本方案中，將不用的信號如HAS、HPIENA、HDS2接高，而HRDY懸空。由上面的分析可以很容易地得到HPI操作控制線(xiàn)占用的I/O端口，詳細的分配情況見(jiàn)表1。
表1 HPI操作占用的I/O端口分配圖
訪(fǎng)問(wèn)方式 訪(fǎng)問(wèn)對象 | 讀 寫(xiě) 訪(fǎng) 問(wèn) | |
| 第一字節對應端口地址 | 第二字節對應端口地址 | |
| HPIC | 0h | 020h |
| HPIA | 080h | 0A0h |
| HPID（地址自增） | 040h | 060h |
| HPID（無(wú)地址自增） | 0C0h | 0E0h |
當對HPIC進(jìn)行訪(fǎng)問(wèn)時(shí)（將一個(gè)十六位的數據送到HPIC中），首先將低八位數據送到端口地址為0h的I/O空間，然后將高八位送到端口地址為020h的I/O空間。HPID、HPIA的訪(fǎng)問(wèn)方式與之相同。下面是HPI接口初始化程序的部分代碼；
PORTW *AR0，0h
LD *AR0,*-8,a
STL A,*AR0
PORTW *AR0,020h
代碼說(shuō)明：AR0中存放的是要發(fā)送數據的地址，這一段程序將一個(gè)16位的數據送到HPIC中。
參照上述步驟可以方便地通過(guò)HPI將DSP與FPGA、DSP和單片機等其它主機相連如圖3所示。
大量仿真與實(shí)測數據表明，各項指標均滿(mǎn)足設計要求。該系統已在某雷達系統中獲得應用。
評論