高速A/D轉換器數字輸出生存法則

設計人員有各種模數轉換器(ADC)可以選擇，數字數據輸出類(lèi)型是選擇過(guò)程中需要考慮的一項重要參數。目前，高速轉換器三種最常用的數字輸出是互補金屬氧化物半導體(CMOS)、低壓差分信號(LVDS)和電流模式邏輯(CML)。

ADC中每種數字輸出類(lèi)型都各有優(yōu)劣，設計人員應根據特定應用仔細考慮。這些因素取決于A(yíng)DC的采樣速率和分辨率、輸出數據速率、系統設計的電源要求，以及其他因素。

本文將討論每種輸出類(lèi)型的電氣規格，及其適合特定應用的具體特點(diǎn)。我們將從物理實(shí)現、效率以及最適合每種類(lèi)型的應用這些方面來(lái)對比這些不同類(lèi)型的輸出。

CMOS數字輸出驅動(dòng)器

在采樣速率小于200 Msps (ms/sec)的ADC中，CMOS是很常見(jiàn)的數字輸出。典型的CMOS驅動(dòng)器由兩個(gè)晶體管（一個(gè)NMOS和一個(gè)PMOS）組成，連接在電源(VDD)和地之間，如圖1a所示。這種結構會(huì )導致輸出反轉，因此，可以采用圖1b所示的背對背結構作為替代方法，避免輸出反轉。

輸出為低阻抗時(shí)，CMOS輸出驅動(dòng)器的輸入為高阻抗。在驅動(dòng)器的輸入端，由于柵極與導電材料之間經(jīng)柵極氧化層隔離，兩個(gè)CMOS晶體管的柵極阻抗極高。輸入端阻抗范圍可達k?至M?級。

在驅動(dòng)器輸出端，阻抗由漏電流ID控制，該電流通常較小。此時(shí)，阻抗通常小于幾百?。CMOS的電平擺幅大約在VDD和地之間，因此可能會(huì )很大，具體取決于VDD幅度。



圖1：典型CMOS數字輸出驅動(dòng)器


由于輸入阻抗較高，輸出阻抗較低，CMOS的優(yōu)勢之一在于通?？梢杂靡粋€(gè)輸出驅動(dòng)多個(gè)CMOS輸入。

CMOS的另一個(gè)優(yōu)勢是低靜態(tài)電流。唯一出現較大電流的情況是CMOS驅動(dòng)器上發(fā)生切換時(shí)。無(wú)論驅動(dòng)器處于低電平（拉至地）還是高電平（拉至VDD），驅動(dòng)器中的電流都極小。但是，當驅動(dòng)器從低電平切換到高電平或從高電平切換到低電平時(shí)，VDD與地之間會(huì )暫時(shí)出現低阻抗路徑。該瞬態(tài)電流是轉換器速度超過(guò)200MSPS時(shí)，輸出驅動(dòng)器中采用其他技術(shù)的主要原因。

另一個(gè)原因是轉換器的每一位都需要CMOS驅動(dòng)器。如果轉換器有14位，就需要14個(gè)CMOS輸出驅動(dòng)器來(lái)傳輸每一位。一般會(huì )有一個(gè)以上的轉換器置于單個(gè)指定封裝，常見(jiàn)為八個(gè)。

采用CMOS技術(shù)時(shí)，意味著(zhù)數據輸出需要高達112個(gè)輸出引腳。從封裝角度來(lái)看，這不太可能實(shí)現，而且還會(huì )產(chǎn)生高功耗，并使電路板布局變得更加復雜。為了解決這些問(wèn)題，我們引入了使用LVDS的接口。

LVDS數字輸出驅動(dòng)器

與CMOS技術(shù)相比，LVDS具備一些明顯優(yōu)勢。它可以在低電壓信號（約350mV）下工作，并且為差分而非單端。低壓擺幅具有較快的切換時(shí)間，可以減少EMI問(wèn)題。

差分這一特性可以帶來(lái)共模抑制的好處。這意味著(zhù)耦合到信號的噪聲對兩個(gè)信號路徑均為共模，大部分都可被差分接收器消除。

LVDS中的阻抗必須更加嚴格控制。在LVDS中，負載阻抗應約為100?，通常通過(guò)LVDS接收器上的并聯(lián)端接電阻實(shí)現。此外，LVDS信號還應采用受控阻抗傳輸線(xiàn)進(jìn)行傳輸。差分阻抗保持在100?時(shí)，所需的單端阻抗為50?。圖2所示為典型LVDS輸出驅動(dòng)器。


圖2：典型LVDS輸出驅動(dòng)器

如圖2中LVDS輸出驅動(dòng)器拓撲結構所示，電路工作會(huì )在輸出電源產(chǎn)生固定直流負載電流。這可以避免輸出邏輯狀態(tài)躍遷時(shí)典型CMOS輸出驅動(dòng)器中出現的電流尖峰。電路中的標稱(chēng)拉電流/灌電流設為3.5mA，使得端接電阻100?時(shí)典型輸出電壓擺幅為350mV。電路的共模電平通常設為1.2V，兼容3.3V、2.5V和1.8V電源電壓。

有兩種書(shū)面標準可用來(lái)定義LVDS接口。最常用的標準之一是ANSI/TIA/EIA-644規格，標題為《低壓差分信號(LVDS)接口電路的電氣特性》。另一種是IEEE標準1596.3，標題為《可擴展一致性接口(SCI)的低壓差分信號IEEE標準》。

LVDS需要多加注意信號路由的物理布局，但在采樣速率達到200MSPS或更高時(shí)可以為轉換器提供許多優(yōu)勢。LVDS的恒定電流使得許多輸出都能受到驅動(dòng)，無(wú)需CMOS要求的大量電流吸取。

此外，LVDS還能以雙倍數據速率(DDR)模式工作，其中兩個(gè)數據位可以通過(guò)同一個(gè)LVDS輸出驅動(dòng)器。與CMOS相比，可以減少一半的引腳數。

同時(shí)，還降低了等量數據輸出的功耗。對轉換器數據輸出而言，LVDS確實(shí)相比CMOS具有諸多優(yōu)勢，但也和CMOS一樣存在一些限制。隨著(zhù)轉換器分辨率的增加，LVDS接口所需的數據輸出量會(huì )變得更難針對PCB布局進(jìn)行管理。而且，轉換器的采樣率最終會(huì )使接口所需的數據速率超出LVDS的能力。