精密ADC用差分驅動(dòng)器

標簽：模擬 電子 IT 電路

差分輸入ADC特性

目前許多高性能ADC設計均采用差分輸入。全差分ADC設計具有共模抑制性能出色、二階失真產(chǎn)物較少、直流調整算法簡(jiǎn)單的優(yōu)點(diǎn)。盡管可以單端驅動(dòng)，但全差分驅動(dòng)器通?？梢?xún)?yōu)化整體性能。

差分輸入ADC的一種最普通的驅動(dòng)方法是使用變壓器。不過(guò)，因為許多應用中頻率響應必須延伸至直流，從而無(wú)法使用變壓器來(lái)驅動(dòng)。這類(lèi)情況就需要使用差分驅動(dòng)器。本教程重點(diǎn)介紹如何驅動(dòng)高達10 MSPS采樣速率的高分辨率16至18位ADC.輸入信號帶寬一般限于數MHz.MT-075教程闡述適用于驅動(dòng)更高速ADC的差分放大器。

大多數高性能CMOS開(kāi)關(guān)電容流水線(xiàn)式ADC的差分輸入均類(lèi)似于圖1.

圖1:典型非緩沖開(kāi)關(guān)電容CMOS采樣保持的簡(jiǎn)易輸入電路。

大多數ADC都采用該差分結構。這既簡(jiǎn)化匹配要求，又減少二階產(chǎn)物。此外，差分結構還有利于抑制共模噪聲。

注意，SHA開(kāi)關(guān)直接連接至每個(gè)輸入。因為沒(méi)有隔離緩沖器，開(kāi)關(guān)瞬態(tài)問(wèn)題可能十分突出。驅動(dòng)放大器的瞬態(tài)建立時(shí)間必須足夠快，否則放大器無(wú)法在半個(gè)采樣周期內穩定至所需精度(該建立時(shí)間必須包括外部串行電阻的效應)。

此結構的差分輸入阻抗呈動(dòng)態(tài)，并在SHA切換采樣模式和保持模式時(shí)變化。此外，阻抗和模擬輸入頻率成函數關(guān)系。

在跟蹤模式(如圖所示)，輸入信號對保持電容CH進(jìn)行充放電，當電路切換至保持模式時(shí)，開(kāi)關(guān)反轉位置，并將保持電容上的電壓傳送至輸出。

十分推薦這類(lèi)輸入采用差分驅動(dòng)以實(shí)現開(kāi)關(guān)瞬態(tài)的共模抑制。雖然可單端驅動(dòng)它們(一個(gè)輸入連接至適當的共模電壓)，但因為無(wú)法再抑制偶數階失真產(chǎn)物，SFDR性能會(huì )下降。

圖2 (A)所示為典型非緩沖CMOS ADC的每個(gè)差分輸入以及采樣時(shí)鐘。這些輸入使用一個(gè)50Ω源電阻來(lái)驅動(dòng)。注意，因為前述開(kāi)關(guān)動(dòng)作，在每個(gè)采樣時(shí)鐘的邊沿會(huì )出現一次瞬態(tài)。圖2(B)所示為在與(A)相同的條件下的ADC差分輸入信號。注意，瞬態(tài)電流毛刺屬于共模信號，故大多數會(huì )被消除。注意，為了達到最佳消除狀態(tài)，必須從一對平衡的源阻抗驅動(dòng)兩個(gè)輸入(阻抗的實(shí)部和虛部都必須匹配)。

圖2:典型單端(A)和差分。

(B) CMOS開(kāi)關(guān)電容ADC的輸入瞬態(tài)。

驅動(dòng)精密16和18位差分輸入ADC

圖3所示為ADA4941-1驅動(dòng)具有開(kāi)關(guān)電容輸入的18位PulSAR系列ADC.這是一種單端雙極性信號、差分ADC輸入的常見(jiàn)應用。為了實(shí)現高分辨率，驅動(dòng)放大器必須具有低失真、低噪聲、高直流精度以及具備單端至差分轉換功能的特點(diǎn)。ADA4941-1是一款低功耗(2.2 mA@ 3.3 V)、低噪聲(10.2 nV/√Hz @ 1 kHz)、低失真(110 dBc @ 100 kHz)的高達18位ADC的差分驅動(dòng)器。小信號帶寬為31 MHz.該放大器還具有軌到軌輸出、高輸入阻抗和用戶(hù)可調節增益的特性。

ADA4941-1由兩個(gè)運算放大器組成。圖中下面一個(gè)配置成一個(gè)非定向同相緩沖器(帶外部反饋電阻)并驅動(dòng)一個(gè)反相放大器。反相放大器的前饋和反饋電阻包括在IC中。盡管反相放大器會(huì )產(chǎn)生額外的相移和延時(shí)，但這不會(huì )在相關(guān)頻率處引入顯著(zhù)的誤差(最高1MHz或2MHz)。

圖3:在+5V應用中ADA4941-1驅動(dòng)AD7690 18位PulSAR? ADC

在此應用中，兩個(gè)電阻分壓器將ADA4941-1的輸出共模電壓設為+2.1 V,這樣輸出只能在離地電平的100m V內。這使放大器軌到軌級具有充足裕量并允許整個(gè)電路采用+5 V單電源工作。

AD7690和AD7691的輸入范圍為2.VREF p-p差分。所用基準電壓源為ADR444,這是一個(gè)4.096 V基準電壓源。截止頻率為1 MHz的低通濾波器的41.2 電阻和3.9 nF電容適合搭配輸入帶寬為9MHz的AD7690使用。對于所選配置，ADA4941-1輸出噪聲頻譜密度為10.2 nV/√Hz.在濾波器帶寬上積分后此值變成13 uV rms.這對應于運算放大器的107dB SNR,比ADC的100 dBSNR好7 dB.

圖4所示為驅動(dòng)高性能iCMOSTM PulsarTM ADC(如AD7634)的另一個(gè)示例。許多工業(yè)應用的信號高達±10 V.iCMOS系列ADC被專(zhuān)門(mén)設計來(lái)滿(mǎn)足此類(lèi)應用。大多數iCMOS Pulsar ADC具有差分輸入。這里，ADA4922-1驅動(dòng)一個(gè)16位或18位iCMOS PulSAR ADC.它執行單端至差分轉換。

圖4:在±12V工業(yè)應用中ADA4922-1驅動(dòng)AD7634 18位PulSAR? ADC.

ADA4922-1是一款16至18位ADC差分驅動(dòng)器，差分輸入范圍高達40 V p-p.小信號帶寬為38MHz.ADA4922-1采用ADI公司專(zhuān)有的第二代XFCB工藝制造，使放大器可以在高電源電壓條件下實(shí)現出色的噪聲和失真性能。

針對該運算放大器使用1MHz低通濾波器進(jìn)行噪聲計算可得15uV rms.ADC的信號范圍為40 V p-p,即14.14 V rms.這由于運算放大器自身會(huì )產(chǎn)生119 dB的SNR.

使用100 dB的AD7634 SNR,ADC均方根輸入噪聲可計算為141 V rms.因此，組合輸入ADC噪聲為142 V rms,運算放大器所貢獻的噪聲幾乎可以忽略不計。