高質(zhì)量接地技術(shù)解決辦法（二）

采樣時(shí)鐘考量

在高性能采樣數據系統中，應使用低相位噪聲晶體振蕩器產(chǎn)生ADC(或DAC)采樣時(shí)鐘，因為采樣時(shí)鐘抖動(dòng)會(huì )調制模擬輸入/輸出信號，并提高噪聲和失真底。采樣時(shí)鐘發(fā)生器應與高噪聲數字電路隔離開(kāi)，同時(shí)接地并去耦至模擬接地層，與處理運算放大器和ADC一樣。

采樣時(shí)鐘抖動(dòng)對ADC信噪比(SNR)的影響可用以下公式4近似計算：

(4)

其中，f為模擬輸入頻率，SNR為完美無(wú)限分辨率ADC的SNR，此時(shí)唯一的噪聲源來(lái)自rms采樣時(shí)鐘抖動(dòng)tj。通過(guò)簡(jiǎn)單示例可知，如果tj = 50 ps (rms)，f = 100 kHz，則SNR = 90 dB，相當于約15位的動(dòng)態(tài)范圍。

應注意，以上示例中的tj 實(shí)際上是外部時(shí)鐘抖動(dòng)和內部ADC時(shí)鐘抖動(dòng)( 稱(chēng)為孔徑抖動(dòng))的方和根(rss)值。不過(guò)，在大多數高性能ADC中，內部孔徑抖動(dòng)與采樣時(shí)鐘上的抖動(dòng)相比可以忽略。

由于信噪比(SNR)降低主要是由于外部時(shí)鐘抖動(dòng)導致的，因而必須采取措施，使采樣時(shí)鐘盡量無(wú)噪聲，僅具有可能最低的相位抖動(dòng)。這就要求必須使用晶體振蕩器。有多家制造商提供小型晶體振蕩器，可產(chǎn)生低抖動(dòng)(小于5 ps rms)的CMOS兼容輸出。

理想情況下，采樣時(shí)鐘晶體振蕩器應參考分離接地系統中的模擬接地層。但是，系統限制可能導致這一點(diǎn)無(wú)法實(shí)現。許多情況下，采樣時(shí)鐘必須從數字接地層上產(chǎn)生的更高頻率、多用途系統時(shí)鐘獲得，接著(zhù)必須從數字接地層上的原點(diǎn)傳遞至模擬接地層上的ADC。兩層之間的接地噪聲直接添加到時(shí)鐘信號，并產(chǎn)生過(guò)度抖動(dòng)。抖動(dòng)可造成信噪比降低，還會(huì )產(chǎn)生干擾諧波。

圖7. 從數模接地層進(jìn)行采樣時(shí)鐘分配。

混合信號接地的困惑根源

大多數ADC、DAC和其他混合信號器件數據手冊是針對單個(gè)PCB討論接地，通常是制造商自己的評估板。將這些原理應用于多卡或多ADC/DAC系統時(shí)，就會(huì )讓人感覺(jué)困惑茫然。通常建議將PCB接地層分為模擬層和數字層，并將轉換器的AGND和DGND引腳連接在一起，并且在同一點(diǎn)連接模擬接地層和數字接地層，如圖8所示。這樣就基本在混合信號器件上產(chǎn)生了系統“星型”接地。所有高噪聲數字電流通過(guò)數字電源流入數字接地層，再返回數字電源;與電路板敏感的模擬部分隔離開(kāi)。系統星型接地結構出現在混合信號器件中模擬和數字接地層連接在一起的位置。

該方法一般用于具有單個(gè)PCB和單個(gè)ADC/DAC的簡(jiǎn)單系統，不適合多卡混合信號系統。在不同PCB(甚至在相同PCB上)上具有數個(gè)ADC或DAC的系統中，模擬和數字接地層在多個(gè)點(diǎn)連接，使得建立接地環(huán)路成為可能，而單點(diǎn)“星型”接地系統則不可能。鑒于以上原因，此接地方法不適用于多卡系統，上述方法應當用于具有低數字電流的混合信號IC。

圖8. 混合信號IC接地：?jiǎn)蝹€(gè)PCB(典型評估/測試板)。

針對高頻工作的接地

一般提倡電源和信號電流最好通過(guò)“接地層”返回，而且該層還可為轉換器、基準電壓源和其它子電路提供參考節點(diǎn)。但是，即便廣泛使用接地層也不能保證交流電路具有高質(zhì)量接地參考。

圖9所示的簡(jiǎn)單電路采用兩層印刷電路板制造，頂層上有一個(gè)交直流電流源，其一端連到過(guò)孔1，另一端通過(guò)一條U形銅走線(xiàn)連到過(guò)孔2。兩個(gè)過(guò)孔均穿過(guò)電路板并連到接地層。理想情況下，頂端連接器以及過(guò)孔1和過(guò)孔2之間的接地回路中的阻抗為零，電流源上的電壓為零。

圖9. 電流源的原理圖和布局，PCB上布設U形走線(xiàn)，通過(guò)接地層返回。

這個(gè)簡(jiǎn)單原理圖很難顯示出內在的微妙之處，但了解電流如何在接地層中從過(guò)孔1流到過(guò)孔2，將有助于我們看清實(shí)際問(wèn)題所在，并找到消除高頻布局接地噪聲的方法。

圖10. 圖9所示PCB的直流電流的流動(dòng)。

圖10所示的直流電流的流動(dòng)方式，選取了接地層中從過(guò)孔1至過(guò)孔2的電阻最小的路徑。雖然會(huì )發(fā)生一些電流擴散，但基本上不會(huì )有電流實(shí)質(zhì)性偏離這條路徑。相反，交流電流則選取阻抗最小的路徑，而這要取決于電感。

圖11. 磁力線(xiàn)和感性環(huán)路(右手法則)。

電感與電流環(huán)路的面積成比例，二者之間的關(guān)系可以用圖11所示的右手法則和磁場(chǎng)來(lái)說(shuō)明。環(huán)路之內，沿著(zhù)環(huán)路所有部分流動(dòng)的電流所產(chǎn)生的磁場(chǎng)相互增強。環(huán)路之外，不同部分所產(chǎn)生的磁場(chǎng)相互削弱。因此，磁場(chǎng)原則上被限制在環(huán)路以?xún)?。環(huán)路越大則電感越大，這意味著(zhù)：對于給定的電流水平，它儲存的磁能(Li2)更多，阻抗更高(XL = jωL)，因而將在給定頻率產(chǎn)生更大電壓。

圖12. 接地層中不含電阻(左圖)和含電阻(右圖)的交流電流路徑。

電流將在接地層中選取哪一條路徑呢?自然是阻抗最低的路徑?？紤]U形表面引線(xiàn)和接地層所形成的環(huán)路，并忽略電阻，則高頻交流電流將沿著(zhù)阻抗最低，即所圍面積最小的路徑流動(dòng)。

在圖中所示的例子中，面積最小的環(huán)路顯然是由U形頂部走線(xiàn)與其正下方的接地層部分所形成的環(huán)路。圖10顯示了直流電流路徑，圖12則顯示了大多數交流電流在接地層中選取的路徑，它所圍成的面積最小，位于U形頂部走線(xiàn)正下方。實(shí)際應用中，接地層電阻會(huì )導致低中頻電流流向直接返回路徑與頂部導線(xiàn)正下方之間的某處。不過(guò)，即使頻率低至1 MHz或2 MHz，返回路徑也是接近頂部走線(xiàn)的下方。

小心接地層割裂

如果導線(xiàn)下方的接地層上有割裂，接地層返回電流必須環(huán)繞裂縫流動(dòng)。這會(huì )導致電路電感增加，而且電路也更容易受到外部場(chǎng)的影響。圖13顯示了這一情況，其中的導線(xiàn)A和導線(xiàn)B必須相互穿過(guò)。

當割裂是為了使兩根垂直導線(xiàn)交叉時(shí)，如果通過(guò)飛線(xiàn)將第二根信號線(xiàn)跨接在第一根信號線(xiàn)和接地層上方，則效果更佳。此時(shí)，接地層用作兩個(gè)信號線(xiàn)之間的天然屏蔽體，而由于集膚效應，兩路地返回電流會(huì )在接地層的上下表面各自流動(dòng)，互不干擾。

多層板能夠同時(shí)支持信號線(xiàn)交叉和連續接地層，而無(wú)需考慮線(xiàn)鏈路問(wèn)題。雖然多層板價(jià)格較高，而且不如簡(jiǎn)單的雙面電路板調試方便，但是屏蔽效果更好，信號路由更佳。相關(guān)原理仍然保持不變，但布局布線(xiàn)選項更多。

對于高性能混合信號電路而言，使用至少具有一個(gè)連續接地層的雙面或多層PCB無(wú)疑是最成功的設計方法之一。通常，此類(lèi)接地層的阻抗足夠低，允許系統的模擬和數字部分共用一個(gè)接地層。但是，這一點(diǎn)能否實(shí)現，要取決于系統中的分辨率和帶寬要求以及數字噪聲量。

圖13. 接地層割裂導致電路電感增加，而且電路也更容易受到外部場(chǎng)的影響。

其他例子也可以說(shuō)明這一點(diǎn)。高頻電流反饋型放大器對其反相輸入周?chē)碾娙莘浅Ｃ舾?。接地層旁的輸入走線(xiàn)可能具有能夠導致問(wèn)題的那一類(lèi)電容。要記住，電容是由兩個(gè)導體(走線(xiàn)和接地層)組成的，中間用絕緣體(板和可能的阻焊膜)隔離。在這一方面，接地層應與輸入引腳分隔開(kāi)，如圖14所示，它是AD8001高速電流反饋型放大器的評估板。小電容對電流反饋型放大器的影響如圖15所示。請注意輸出上的響鈴振蕩。

圖14. AD8001AR評估板—俯視圖(a)和仰視圖(b)。

圖15. 10 pF反相輸入雜散電容對 放大器(AD8001)脈沖響應的影響。

接地總結

沒(méi)有任何一種接地方法能始終保證最佳性能。本文根據所考慮的特定混合信號器件特性提出了幾種可能的選項。在實(shí)施初始PC板布局時(shí)，提供盡可能多的選項會(huì )很有幫助。

PC板必須至少有一層專(zhuān)用于接地層!初始電路板布局應提供非重疊的模擬和數字接地層，如果需要，應在數個(gè)位置提供焊盤(pán)和過(guò)孔，以便安裝背對背肖特基二極管或鐵氧體磁珠。此外，需要時(shí)可以使用跳線(xiàn)將模擬和數字接地層連接在一起。

一般而言，混合信號器件的AGND引腳應始終連接到模擬接地層。具有內部鎖相環(huán)(PLL)的DSP是一個(gè)例外，例如ADSP-21160 SHARC®處理器。PLL的接地引腳是標記的AGND，但直接連接到DSP的數字接地層。