使用賽靈思Vivado設計套件的九大理由

　　注：如圖2所示，同類(lèi)競爭工具的結果的平均變動(dòng)要比使用Vivado設計套件得到的結果大四倍。另外，值得注意的是同類(lèi)競爭解決方案在填滿(mǎn)器件時(shí)，可用性能下降了一半。與此形成鮮明對比的是，Vivado設計套件在受測的不同設計上得到的結果一致，性能保持穩定。最后還需要注意是同類(lèi)競爭解決方案不能處理Vivado設計套件能夠成功處理的大型系統。同類(lèi)競爭解決方案很快就不堪重負。

圖2：以復制次數為標準的性能對比

　　Vivado降低系統功耗

　　Vivado設計套件提供了業(yè)界一流的系統功耗分析與優(yōu)化工具。從架構或器件選擇階段開(kāi)始，設計人員就可以運用準確且易用性無(wú)與倫比的Xilinx Power Estimator(XPE，賽靈思功耗評估器)電子數據表來(lái)確定系統功耗。設計人員不僅能夠通過(guò)XPE的快速 評估(Quick Estimate)和IP向導輕松入門(mén)，而且還能夠簡(jiǎn)單并排比較多種實(shí)現方案，幫助設計團隊微調設置，以便地為各種場(chǎng)景精確建模。

　　當設計進(jìn)入編譯階段，Vivado設計套件繼續提供準確的功耗分析和估算。Vivado設計套件開(kāi)箱即用，能夠在不給系統設計的時(shí)序造成負面影響的情況下自動(dòng)降低設計的功耗。如果用戶(hù)還需要進(jìn)一步降低功耗，可以使用Vivado設計套件獨有功能，充分利用賽靈思7系列精細粒度時(shí)鐘門(mén)控技術(shù)，進(jìn)一步降低整個(gè)系統設計或部分設計的功耗。

　　這種Vivado設計套件實(shí)現的智能時(shí)鐘門(mén)控優(yōu)化技術(shù)能夠平均降低動(dòng)態(tài)功耗18%，如圖3所示。

　　Vivado設計套件提供了一系列無(wú)與倫比功能與特性，可幫助用戶(hù)輕松完成對設計的分析工作。用戶(hù)可以甄別出功耗最大的模塊，從而明確從哪些模塊切入，高效而明顯降低系統功耗。所有這些功能都內置在通用Vivado集成設計環(huán)境(IDE)中，所以設計團隊僅借助一款統一的工具套件，就可一次性最小化系統功耗。

　　系統功耗是設計大多數產(chǎn)品時(shí)應考慮的一個(gè)重要因素，Vivado設計套件提供的領(lǐng)先一代設計工具是對賽靈思All Programmable器件的有力補充和完善。

圖3：運用智能時(shí)鐘門(mén)控優(yōu)化實(shí)現的動(dòng)態(tài)功耗比率(按動(dòng)態(tài)功耗降幅分類(lèi))

　　理由三：Vivado設計套件提供了無(wú)與倫比的運行時(shí)間和存儲器利用率

　　從設計人員生產(chǎn)力考慮，設計工具應能夠快速運行，最好是快到每天能夠完成多次編譯，這樣設計團隊就能夠迅速得到最終設計。從一開(kāi)始Vivado設計套件就是為高速運行設計的，比同類(lèi)競爭的可編程邏輯設計工具的速度明顯要快得多。

　　同樣以之前討論過(guò)的OpenCores以太網(wǎng)MAC模塊設計為例。圖4說(shuō)明，隨著(zhù)實(shí)例數量的增加，Vivado設計套件的運行時(shí)間比競爭對手的軟件快三倍。此外，數據還表明，Vivado的運行時(shí)間的增減可以預測，即運行時(shí)間只單調地隨設計規模增減。與此形成鮮明對比的是，同類(lèi)競爭軟件的運行時(shí)間無(wú)規律性。例如94個(gè)實(shí)例的設計完成的速度比使用84個(gè)實(shí)例的設計快。

圖4：運行時(shí)間比較

　　Vivado內存占用更小

　　Vivado設計套件采用先進(jìn)高效的數據模型和結構，內存占用極小且明顯低于同類(lèi)競爭解決方案的內存占用。此處仍以OpenCores以太網(wǎng)MAC模塊為例。要成功運行規模最大的設計(154個(gè)實(shí)例)，競爭軟件需要占用16GB的RAM，相比之下運行同樣規模大小的設計，Vivado設計套件占用的內存要小三分之二(見(jiàn)圖5)。內存占用減少意味著(zhù)Vivado設計套件擁有明顯的生產(chǎn)力優(yōu)勢，因為設計人員在編譯較大型系統設計時(shí)不會(huì )耗盡內存。

圖5：內存占用

　　加快系統集成

　　理由四：使用Vivado高層次綜合生成基于C語(yǔ)言的IP

　　如今的無(wú)線(xiàn)、醫療、軍用和消費類(lèi)應用均比以往更加尖端，使用的算法也比以往更加復雜。業(yè)界算法開(kāi)發(fā)的金標準就是采用C、C++和SystemC高級編程語(yǔ)言。過(guò)去設計流程中需要經(jīng)過(guò)一個(gè)緩慢且容易出錯的步驟來(lái)將用C、C++或SystemC語(yǔ)言編寫(xiě)的算法轉換為適合于綜合的Verilog或VHDL硬件描述。而現在Vivado設計套件系統版本中提供的Vivado高層次綜合功能可輕松地自動(dòng)完成這一步驟。