一種12位25MS /s采樣保持電路設計

4 電路仿真及分析

采用Hspice基于SMIC 0.25μm標準數字CMOS工藝模型對整個(gè)電路進(jìn)行了仿真。首先對所設計的柵壓自舉開(kāi)關(guān)進(jìn)行仿真，在25MHz時(shí)鐘條件下的瞬時(shí)波形如圖5所示。輸入信號為1V正弦信號，從圖中可以看出開(kāi)關(guān)柵壓信號很好地跟隨了輸入信號。

同時(shí)對所設計的運放在1.5pF電容負載和2.5V單電源下，偏置電壓Vcm=1.2V、Vbn=0.645V、Vbnc=1.0V、Vbpc=1.145V時(shí)，開(kāi)環(huán)電壓增益、相位裕度、單位增益帶寬、功耗、轉換速率等主要電路參數進(jìn)行了模擬。圖6為運放的頻率響應曲線(xiàn)，從中可以看出運放開(kāi)環(huán)增益為86dB，相位裕度為76.1°，單位增益帶寬為140MHz。

輸入幅度為1V、頻率為2.563 476MHz的正弦波信號時(shí)，整個(gè)采樣保持電路工作在25MS／s條件的瞬時(shí)仿真波形如圖7所示。此時(shí)，整個(gè)電路的功耗為10.41mW。

另外，輸入信號分別為2.563 476MHz幅值為1V正弦波信號時(shí)，對采樣保持電路的輸出波形信號進(jìn)行了FFT分析，對應2048點(diǎn)FFT頻譜圖如圖8所示。從頻譜圖中可以看出由于采用全差分結構，信號的偶次諧波失真得到了很好的抑制。對應輸出信號的SFDR為75.6dB。

5 結論

本文給出了一種可以進(jìn)行雙采樣的12位25MS／s采樣保持電路，電路采用SMIC 0.25 μm標準數字CMOS工藝進(jìn)行設計。仿真的結果表明，所設計的采樣保持電路完全符合12位25 MS／s A／D轉換器的性能要求。