<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
WiFi收發(fā)器的電源和接地設計
作者：
時(shí)間：2009-09-23
來(lái)源：網(wǎng)絡(luò )
收藏
圖6. MAX2827參考設計板上PLL濾波器元件布置和接地示例 三：通過(guò)適當的電源旁路和接地來(lái)抑制PLL雜散信號
滿(mǎn)足802.11a/b/g系統發(fā)送頻譜模板的要求是設計過(guò)程中的一個(gè)難點(diǎn)，必須對線(xiàn)性指標和功耗進(jìn)行平衡，并留出一定裕量，確保在維持足夠的發(fā)射功率的前提下符合IEEE和FCC規范。IEEE 802.11g系統在天線(xiàn)端所要求的典型輸出功率為+15dBm，頻率偏差20MHz時(shí)為-28dBr。頻帶內相鄰信道的功率抑制比(ACPR)是器件線(xiàn)性特性的函數，這在一定前提下、對于特定的應用是正確的。在發(fā)送通道優(yōu)化ACPR特性的大量工作是憑借經(jīng)驗對Tx IC和PA的偏置進(jìn)行調節，并對PA的輸入級、輸出級和中間級的匹配網(wǎng)絡(luò )進(jìn)行調諧實(shí)現的。
然而，并非所有引發(fā)ACPR的問(wèn)題都歸咎于器件的線(xiàn)性特性，一個(gè)很好的例證是：在經(jīng)過(guò)一系列的調節、對功率放大器和PA驅動(dòng)器(對ACPR起主要作用的兩個(gè)因素)進(jìn)行優(yōu)化后，WLAN發(fā)送器的鄰道特性還是無(wú)法達到預期的指標。這時(shí)，需要注意來(lái)自發(fā)送器鎖相環(huán)本振(LO)的雜散信號同樣會(huì )使ACPR性能變差。LO的雜散信號會(huì )與被調制的基帶信號混頻，混頻后的成分將沿著(zhù)預期的信號通道進(jìn)行放大。這一混頻效應只有在PLL雜散成分高于一定門(mén)限時(shí)才會(huì )產(chǎn)生問(wèn)題，低于一定門(mén)限時(shí)，ACPR將主要受PA非線(xiàn)性的制約。當Tx輸出功率和頻譜模板特性是“線(xiàn)性受限”時(shí)，我們需要對線(xiàn)性指標和輸出功率進(jìn)行平衡；如果LO雜散特性成為制約ACPR性能的主要因素時(shí)，我們所面臨的將是“雜散受限”，需要在指定的POUT下將PA偏置在更高的工作點(diǎn)，減弱它對ACPR的影響,這將消耗更大的電流，限制設計的靈活性。
圖7. 802.11a/b/g頻譜模板和雜散造成的性能下降
上述討論提出了另外一個(gè)問(wèn)題，即如何有效地將PLL雜散成分限制在一定的范圍內，使其不對發(fā)射頻譜產(chǎn)生影響。一旦發(fā)現了雜散成分，首先想到的方案就是將PLL環(huán)路濾波器的帶寬變窄，以便衰減雜散信號的幅度。這種方法在極少數的情況下是有效的，但它存在一些潛在問(wèn)題。
圖8給出了一種假設情況，假設設計中采用了一個(gè)具有20MHz相對頻率的N分頻合成器，如果環(huán)路濾波器是二階的，截止頻率為200kHz，滾降速率通常為40dB/十倍頻程，在20MHz頻點(diǎn)可以獲得80dB的衰減。如果參考雜散成分為-40dBc (假設可以導致有害的調制分量的電平), 產(chǎn)生雜散的機制可能超出環(huán)路濾波器的作用范圍(如果它是在濾波器之前產(chǎn)生的，其幅度可能非常大)。壓縮環(huán)路濾波器的帶寬將不會(huì )改善雜散特性，反而提高了PLL鎖相時(shí)間，對系統產(chǎn)生明顯的負面影響。
圖8. 簡(jiǎn)化的PLL濾波器漸近線(xiàn)，相應的轉角頻率和雜散位置
經(jīng)驗證明，抑制PLL雜散的有效途徑是合理的接地、電源布局和去耦技術(shù)，本文討論的布線(xiàn)原則是減小PLL雜散分量的良好設計開(kāi)端?？紤]到電荷泵中存在較大的電流變化，采用星形拓撲非常必要。如果沒(méi)有足夠的隔離，電流脈沖產(chǎn)生的噪聲會(huì )耦合到VCO電源，對VCO頻率進(jìn)行調制，通常稱(chēng)為“VCO牽引”。通過(guò)電源線(xiàn)間的物理間隔和每個(gè)VCC引腳的去耦電容、合理放置接地過(guò)孔、引入一個(gè)串聯(lián)的鐵氧體元件(作為最后一個(gè)手段)等措施可以提高隔離度。上述措施并不需要全部用在每個(gè)設計中，適當采用每種方式都會(huì )有效降低雜散幅度。
圖9提供了一個(gè)由于不合理的VCO電源去耦方案所產(chǎn)生的結果，電源紋波表明正是電荷泵的開(kāi)關(guān)效應導致電源線(xiàn)上的強干擾。值得慶幸的是，這種強干擾可以通過(guò)增加旁路電容得到有效抑制。圖10顯示的是在電路改變后，在同一點(diǎn)的測量結果。
圖9. 不合理的VCC_VCO退耦測試結果
圖10. 在VCO電源端增加旁路電容后減小了噪聲。
另外，如果電源布線(xiàn)不合理，例如VCO的電源引線(xiàn)恰好位于電荷泵電源的下面，可以在VCO電源上觀(guān)察到同樣的噪聲，所產(chǎn)生的雜散信號足以影響到ACPR特性，即使加強去耦，測試結果也不會(huì )得到改善。這種情況下，需要考察一下PCB布線(xiàn)，重新布置VCO的電源引線(xiàn)，將有效改善雜散特性，達到規范所要求的指標。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
英飛凌汽車(chē)電子生態(tài)圈
評論