用電容實(shí)現LVDS連接交流耦合的設計分析

圖2：ECL－LVDS電平轉換配置。

圖3：LVDS輸入偏置電路。

圖4：LVDS端接電路。

電容選擇

有以下幾個(gè)因素影響到電容的選擇。

1．參數值

LVDS鏈路交流耦合電容的選擇與一系列的參數相關(guān)，包括：輸出驅動(dòng)電平、輸入門(mén)限電平、負載阻抗、電纜長(cháng)度、最長(cháng)的脈沖周期。

標準的LVDS輸出驅動(dòng)電平通常定義為最小250mV，且輸入電平門(mén)限定義為最大100mV。因此，確保有效電平值的最大的衰減量為：

換句話(huà)說(shuō)，由直流電阻產(chǎn)生的衰減、交流衰減以及電容耦合衰減的總合必須小于8dB。兩端差分負載阻抗通常為100Ω，分析電纜長(cháng)度時(shí)需要同時(shí)考慮電纜的交流和直流衰減以及連接器阻抗導致的衰減。最后，還必須考慮數據本身，LVDS連接可以傳輸的最大脈沖寬度取決于工作頻率和數據傳輸協(xié)議對連續1(或 0)的數量限制。

對于具體應用，精確的計算可能過(guò)于棘手，也可以簡(jiǎn)單選用0.1uF電容，能夠滿(mǎn)足大多數應用的要求。當數據速率降到10MHz以下或采用更長(cháng)的電纜時(shí)(例如>5米)，需要重新核實(shí)電容值，也可以通過(guò)計算、仿真或實(shí)際測量獲取電容值。