開(kāi)漏電路特點(diǎn)及應用

開(kāi)漏電路特點(diǎn)及應用

在電路設計時(shí)我們常常遇到開(kāi)漏（open drain）和開(kāi)集（open collector）的概念。本人雖然在念書(shū)時(shí)就知道其基本的用法，而且在設計中并未遇的過(guò)問(wèn)題。但是前兩天有位同事向我問(wèn)起了這個(gè)概念。我忽然覺(jué)得自己對其概念了解的并不系
統。近日，忙里偷閑對其進(jìn)行了下總結。
所謂開(kāi)漏電路概念中提到的“漏”就是指MOS FET的漏極。同理，開(kāi)集電路中的“集”就是指三極管的集電極。開(kāi)漏電路就是指以MOS FET的漏極為輸出的電路。一般的用法是會(huì )在漏極外部的電路添加上拉電阻。完整的開(kāi)漏電路應該由
開(kāi)漏器件和開(kāi)漏上拉電阻組成。如圖1所示：

組成開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：
1. 利用外部電路的驅動(dòng)能力，減少I(mǎi)C內部的驅動(dòng)。當IC內部MOSFET導通時(shí)，驅動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內部?jì)H需很下的柵極驅動(dòng)電流。如圖1。
2. 可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線(xiàn)上。形成“與邏輯”關(guān)系。如圖1，當PIN_A、PIN_B、PIN_C任意一個(gè)變低后，開(kāi)漏線(xiàn)上的邏輯就為0了。這也是I2C，SMBus等總線(xiàn)判斷總線(xiàn)占用狀態(tài)的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開(kāi)漏Pin不連接外部的上拉電阻，則只能輸出低電平。
5. 標準的開(kāi)漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

應用中需注意：
1. 開(kāi)漏和開(kāi)集的原理類(lèi)似，在許多應用中我們利用開(kāi)集電路代替開(kāi)漏電路。例如，某輸入Pin要求由開(kāi)漏電路驅動(dòng)。則我們常見(jiàn)的驅動(dòng)方式是利用一個(gè)三極管組成開(kāi)集電路來(lái)驅動(dòng)它，即方便又節省成本。如圖3。
2. 上拉電阻R pull-up的阻值決定了邏輯電平轉換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。