一種高速連續時(shí)間Sigma-Delta ADC設計

摘要：在TSMC O．18 μm CMOS工藝下設計了一款寬帶寬、低功耗的連續時(shí)間Sigma-Delta ADC調制器。該調制器可以應用于無(wú)線(xiàn)通信、視頻、醫療和工業(yè)成像等領(lǐng)域，它采用三階RC積分環(huán)路濾波結構，提高了可達到的精度。針對環(huán)路延時(shí)降低系統穩定性的問(wèn)題，在環(huán)路中引入半個(gè)采樣周期的延時(shí)，以此提高調制器的精度；同時(shí)采用非回零的DAC結構來(lái)減小系統對時(shí)鐘抖動(dòng)的敏感度。通過(guò)結構的選取和非回零的DAC結構的使用，調制器對時(shí)鐘抖動(dòng)有很強的忍受能力。該Sig-ma-Delta ADC的帶寬可以達到5 MHz，信噪比可達63．6 dB(10位)，整個(gè)調制器在1．8 V的電壓下，功耗僅為32 mW。
關(guān)鍵詞：Sigma-Delta A／D轉換器；連續時(shí)間調制器；高速低功耗ADC調制器；時(shí)鐘抖動(dòng)

O 引言
隨著(zhù)近些年來(lái)無(wú)線(xiàn)通信與視頻技術(shù)的廣泛應用，在這兩個(gè)方向上主要使用Pipeline ADC和連續時(shí)間Sig-ma-Delta ADC(CTSD)。相比于Pi-peline ADC，連續時(shí)間Sigma-Delta ADC主要有以下幾個(gè)優(yōu)點(diǎn)：它有著(zhù)更低的功耗，并且自身固有的抗混疊濾波功能，省去Pipeline ADC對前置濾波器的苛刻要求。由于這些優(yōu)點(diǎn)，連續時(shí)間Sigma-Delta ADC還非常適合應用于醫療設備以及工業(yè)成像領(lǐng)域中。當然，連續時(shí)間Sigma-DeltaADC也有一定的缺點(diǎn)，主要是系統對時(shí)鐘抖動(dòng)非常敏感，并且非零環(huán)路延時(shí)對調制器信噪比有很大的影響。
在本文中，設計了一款三階一位單環(huán)反饋結構的連續時(shí)間Sigma-Delta ADC，其帶寬可達5 MHz，精度為10位，其中積分器采用RC積分器的形式。系統引入了半個(gè)周期的延時(shí)，提高了系統的穩定性，使得輸入信號的最大幅度大幅提高，進(jìn)一步增加了調制器轉換信號的精度。同時(shí)，由于采用了新型的系統結構和非回零D／A轉換器，使得調制器忍受時(shí)鐘抖動(dòng)的能力有了很大的提高，在與同類(lèi)型的ADC設計的比較中達到了較高的水平。

1 系統結構設計
1．1 結構設計
由于連續時(shí)間Sigma-Delta ADC結構的系數不能像離散時(shí)間結構那樣用電容的精確比值來(lái)實(shí)現，而是用電阻電容乘機的絕對值來(lái)實(shí)現，偏差較大。所以選擇單環(huán)結構來(lái)實(shí)現系統的設計。為了實(shí)現5 MHz帶寬和10位的精度，首先分析單環(huán)結構理論上的動(dòng)態(tài)范圍公式：

式中：L為系統階數；N為量化位數；OSR為過(guò)采樣率。
選取的系統結構見(jiàn)圖1。對于單環(huán)結構來(lái)說(shuō)，當系統的階數超過(guò)三階后，系統的穩定性會(huì )受到影響，從而導致可實(shí)現的動(dòng)態(tài)范圍降低。多位量化器需要校正電路，增加了電路的成本和面積，而一位量化器和D／A轉換器具有天然的線(xiàn)性，減小了系統的非線(xiàn)性誤差。故本文選擇三階一位單環(huán)結構。系統中加入一個(gè)很小的反饋系數 r，在系統帶寬附近引入一個(gè)零點(diǎn)，可以將系統的信噪比提高大約8 dB。同時(shí)，調制器使用了半個(gè)周期的環(huán)路延時(shí)，大大提高了系統的穩定性。在設計時(shí)，利用圖1中b3這一路的反饋來(lái)系統地補償環(huán)路延時(shí)。結合系統對動(dòng)態(tài)范圍的要求，根據式(1)，選擇系統過(guò)采樣率OSR=32。
由于連續時(shí)間Sigma-Delta ADC缺少現成的設計工具，該設計采用的方法是先設計好離散時(shí)間的噪聲傳遞函數NTF(z)，根據式(2)：

求出離散時(shí)間的環(huán)路傳遞函數H(z)，再利用Matlab工具箱中的d2cm函數將H(z)轉換為連續時(shí)間結構的環(huán)路傳遞函數H(s)。由于本結構的環(huán)路中加入了半個(gè)周期延時(shí)，故根據文獻中的方法，將H(z)轉換成等價(jià)的H()。因此，傳遞函數變?yōu)槭?3)：

式(3)中分離出來(lái)的系數bn-1’就是系統結構圖1中反饋系數b3，通過(guò)對系數b3的選擇可以精確地補償系統中半個(gè)周期的延時(shí)。再利用d2cm函數將H()轉換為H(s)。經(jīng)過(guò)Sealing后，得到系統的系數為a1=O．3，a2=0．3，a3=0．5，b0=1，b1=1，b2=1，b3=O．9，r=-0.04。經(jīng)過(guò)系統仿真可知，在處理5 MHz帶寬內的信號時(shí)，系統的信噪比可達到72．3 dB。