高速ADC供電指南

為使高速模數轉換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會(huì )導致信噪比(SNR)下降和/或ADC輸出中出現不良的雜散成分。本文將介紹有關(guān)ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。

模擬電源和數字電源

當今的大部分高速模數轉換器至少都有兩個(gè)電源域：模擬電源(AVDD)和數字與輸出驅動(dòng)器電源(DRVDD)。一些轉換器還有一個(gè)附加模擬電源，通常應作為本文所討論的額外AVDD電源來(lái)處理。轉換器的模擬電源和數字電源是分離的，以防數字開(kāi)關(guān)噪聲(特別是輸出驅動(dòng)器產(chǎn)生的噪聲)干擾器件模擬端的模擬采樣和處理。根據采樣信號的不同，此數字輸出開(kāi)關(guān)噪聲可能包含顯著(zhù)的頻率成分，如果此噪聲返回器件的模擬或時(shí)鐘輸入端，或者通過(guò)電源返回芯片的模擬端，則噪聲和雜散性能會(huì )很容易受其影響而降低。

對于大多數高速模數轉換器，建議將兩個(gè)獨立的電源分別用于A(yíng)VDD和DRVDD。這兩個(gè)電源之間應有充分的隔離，防止DRVDD電源的任何數字開(kāi)關(guān)噪聲到達轉換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調節器，然而，如果在這兩個(gè)電源之間實(shí)現了充分的濾波，則采用一個(gè)調節器通常也能獲得足夠好的性能。

ADC電源靈敏度——PSRR

確定高速ADC對電源噪聲的靈敏度的一個(gè)方法，是將一個(gè)已知頻率施加于轉換器的電源軌，并測量轉換器輸出頻譜中出現的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現的信號的相對功率即為轉換器在給定頻率下的電源抑制比(PSRR)。下圖顯示了典型高速ADC的PSRR與頻率的關(guān)系。此圖中數據的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應用中器件如何響應電源噪聲。注意在這種情況下，轉換器的PSRR在低頻時(shí)相對高得多，當頻率高于約10MHz時(shí)會(huì )顯著(zhù)下降。

利用此PSRR信息，設計人員可以確定為了防止噪聲損害轉換器的性能，電源所容許的紋波水平。例如，如果一個(gè)電源在500kHz時(shí)具有5mVp-p的紋波，則從下面的PSRR圖可知，轉換器在此頻率提供大約58dB的抑制。轉換器的滿(mǎn)量程為2Vp-p，因此原始5mV信號比輸入滿(mǎn)量程低52dB。此信號將進(jìn)一步衰減58dB，從而比轉換器的滿(mǎn)量程功率低110dB。這樣，設計人員就能使用轉換器的PSRR數據來(lái)確定在給定頻率下轉換器電源的容許紋波。如果轉換器的電源在已知頻率具有紋波，例如來(lái)自上游開(kāi)關(guān)轉換器，則可以利用該方法確定將此噪聲衰減至容許水平所需的額外濾波。

上述分析假設給定電源上僅出現一個(gè)頻率。事實(shí)上，根據電源獲得方式的不同以及該電源供電對象的不同，電源上的噪聲可能具有額外頻率成分。如果是這種情況，設計人員必須確保為電源提供充分的濾波來(lái)衰減此噪聲。請注意，由于A(yíng)DC輸入的寬帶特性，在其它奈奎斯特頻率區中，處在A(yíng)DC輸入的目標頻帶之外的噪聲可能會(huì )進(jìn)入目標頻帶。

關(guān)于線(xiàn)性調節器的討論

傳統上使用線(xiàn)性調節器來(lái)為轉換器的AVDD和DRVDD軌提供干凈的電源。低壓差線(xiàn)性調節器能夠出色地抑制約1MHz以下的低頻噪聲。典型LDO的控制環(huán)路帶寬不超過(guò)此頻率，因此更高頻率的噪聲會(huì )幾乎毫無(wú)衰減地通過(guò)調節器。對于此頻率以上的噪聲，必須在LDO之后通過(guò)額外濾波對其進(jìn)行衰減，防止此噪聲到達 ADC。通常，結合使用鐵氧體磁珠、大去耦電容和局部電源去耦，即足以衰減任何通過(guò)線(xiàn)性調節器的高頻噪聲。設計電源濾波器時(shí)必須注意，如果使用串聯(lián)感性元件，應確保上電和掉電時(shí)的感應電勢不會(huì )達到足以損壞轉換器的水平。