基站電源中同步電路的設計方法

1 引言

在通信電源中，有多路輸出的電路常需要將各個(gè)輸出信號同步，以滿(mǎn)足控制的要求。

將電源的各控制芯片同步到系統時(shí)鐘，也可以減小噪聲，改善電源的性能。

另外，在多功率等級的電源中也需要同步，以避免各部分分別開(kāi)通時(shí)產(chǎn)生的離散噪聲。各部分同時(shí)開(kāi)通就能同時(shí)產(chǎn)生共模噪聲，這樣就簡(jiǎn)化了尖峰功率的估算，還能估計到功率分布和損耗的情況，并能根據損耗做母線(xiàn)的電壓補償。

所以，同步電路的設計是電源電路中一個(gè)不可忽視的重要環(huán)節。

2 同步電路的拓撲形式

芯片可以通過(guò)R_T/C_T端直接連接外部時(shí)鐘源來(lái)同步。芯片內部比較器的高低兩個(gè)門(mén)限決定時(shí)間電容C_T的充放電過(guò)程，當C_T開(kāi)始其充電周期，PWM處于開(kāi)通的狀態(tài)，時(shí)間電容持續充電直到內部比較器的上限。一旦給出同步信號，放電電路激活，時(shí)間電容持續放電直到內部比較器的下限。在放電時(shí)PWM比較器無(wú)輸出，這樣PWM處于關(guān)斷的狀態(tài)。

外部同步電平的高、低狀態(tài)可以用數字量1或0來(lái)代表。芯片的同步端既可以作為同步信號輸入端，也可以作為同步信號輸出端。當沒(méi)有同步端時(shí)，時(shí)間電路（C_T）也可以由數字邏輯（0，5V）工作模式來(lái)取代模擬的工作模式。當用數字量來(lái)表示電平后，“開(kāi)通時(shí)間”，“關(guān)斷時(shí)間”，“占空比”和“頻率”都可以用數字脈沖來(lái)表示。如同步信號的邏輯低時(shí)間決定了PWM的開(kāi)通時(shí)間，同步信號的邏輯高時(shí)間決定了PWM的關(guān)斷時(shí)間。頻率，占空比或死區時(shí)間可以由PWM時(shí)間電容端（C_T）的同步信號準確控制。同步信號的高或低可以由555定時(shí)器或微處理器來(lái)決定。

如果PWM芯片沒(méi)有連到內部晶振的同步輸入、輸出端，這時(shí)從晶振必須不工作。當從模塊使用不同的PWM芯片并具有不同的同步特性如反向的同步信號，這時(shí)也必須使從晶振不工作。

但是，這種直接用數字信號同步的工作方法有許多缺點(diǎn)。首先，在電壓模式控制時(shí)，PWM誤差放大器對脈寬沒(méi)有控制。因為，PWM誤差放大器的輸出是和一個(gè)數字信號相比較，而不是和一個(gè)鋸齒波信號相比較。從而，通過(guò)鉗位誤差放大器的輸出來(lái)控制占空比的軟啟動(dòng)功能也將無(wú)效。這是因為，本身沒(méi)有時(shí)間坡度，電源輸出完全由同步脈沖源來(lái)控制。只要同步脈沖鎖定，PWM輸出將根據同步脈沖的電平總是保持完全開(kāi)或者完全關(guān)。當然，沒(méi)有自身的CT坡度電源將沒(méi)有自啟動(dòng)，在同步脈沖出現前將總是保持關(guān)。電流模式的坡度補償需要外接其他元器件來(lái)實(shí)現。每個(gè)模塊必須設定為主模塊或從模塊，并且不能隨意改變。為了克服這個(gè)缺點(diǎn)我們采用一種比較通用的同步方式如圖1所示。

圖1 同步方式

這種同步方法是時(shí)間電容C_T不直接接地，而是串一個(gè)約24Ω的電阻到地，輸入同步信號疊加到電阻端電壓上（電阻端電壓通常為0.5V，這是為了設定一個(gè)小的偏置，并且可以影響模塊的初始頻率），使C_T上的電壓高于晶振內部門(mén)限電壓。在同步脈沖出現前，PWM工作在自身的R_T，C_T設定的頻率上。同步信號出現后，同步數字信號疊加到原來(lái)的模擬波形上，這種同步方式的R_T/C_T輸入端是模擬和數字信號的疊加，如圖2所示。

圖2 同步波形

工作時(shí)，同步脈沖使C_T上的電壓迅速高于PWM比較器的上限，晶振的充電狀況迅速翻轉，晶振開(kāi)始與同步信號同步的放電周期。

圖1所示方法具有如下優(yōu)點(diǎn)：可以從任何的PWM芯片取得同步信號或者同步任何PWM芯片，且芯片的數量不限，雙向的同步信號，對于簡(jiǎn)單的系統可以用數字信號同步，C_T上的坡度可以做斜坡補償，每個(gè)模塊沒(méi)有嚴格的頻率設定，而且可以遠端關(guān)斷。

增加同步電路將對PWM的占空比，死區時(shí)間和坡度產(chǎn)生較小的影響。

3 同步電路參數計算

首先，我們必須選定晶振的時(shí)間部分參數以保證同步。同步時(shí)鋸齒波的幅度要比電壓上限低，否則，在同步脈沖來(lái)之前比較器就動(dòng)作了，這將使同步脈沖失效。為了可靠工作，應該使PWM晶振的工作頻率比同步頻率低。通常低10％。如圖3所示。

圖3 同步時(shí)間參數