同步整流技術(shù)及其在DC/DC變換器中的應用

摘要：同步整流技術(shù)是采用通態(tài)電阻極低的功率MOSFET來(lái)取代整流二極管，因此能大大降低整流器的損耗，提高DC／DC變換器的效率，滿(mǎn)足低壓、大電流整流的需要。首先介紹了同步整流的基本原理，然后重點(diǎn)闡述同步整流式DC／DC電源變換器的設計。

關(guān)鍵詞：同步整流；磁復位；箝位電路；DC／DC變換器

1 同步整流技術(shù)概述

近年來(lái)隨著(zhù)電源技術(shù)的發(fā)展，同步整流技術(shù)正在向低電壓、大電流輸出的DC／DC變換器中迅速推廣應用。DC／DC變換器的損耗主要由3部分組成：功率開(kāi)關(guān)管的損耗，高頻變壓器的損耗，輸出端整流管的損耗。在低電壓、大電流輸出的情況下，整流二極管的導通壓降較高，輸出端整流管的損耗尤為突出?？旎謴投O管（FRD）或超快恢復二極管（SRD）可達1.0～1.2V，即使采用低壓降的肖特基二極管（SBD），也會(huì )產(chǎn)生大約0.6V的壓降，這就導致整流損耗增大，電源效率降低。舉例說(shuō)明，目前筆記本電腦普遍采用3.3V甚至1.8V或1.5V的供電電壓，所消耗的電流可達20A。此時(shí)超快恢復二極管的整流損耗已接近甚至超過(guò)電源輸出功率的50％。即使采用肖特基二極管，整流管上的損耗也會(huì )達到（18％～40％）PO，占電源總損耗的60％以上。因此，傳統的二極管整流電路已無(wú)法滿(mǎn)足實(shí)現低電壓、大電流開(kāi)關(guān)電源高效率及小體積的需要，成為制約DC／DC變換器提高效率的瓶頸。

同步整流是采用通態(tài)電阻極低的專(zhuān)用功率MOSFET，來(lái)取代整流二極管以降低整流損耗的一項新技術(shù)。它能大大提高DC／DC變換器的效率并且不存在由肖特基勢壘電壓而造成的死區電壓。功率MOSFET屬于電壓控制型器件，它在導通時(shí)的伏安特性呈線(xiàn)性關(guān)系。用功率MOSFET做整流器時(shí)，要求柵極電壓必須與被整流電壓的相位保持同步才能完成整流功能，故稱(chēng)之為同步整流。

為滿(mǎn)足高頻、大容量同步整流電路的需要，近年來(lái)一些專(zhuān)用功率MOSFET不斷問(wèn)世，典型產(chǎn)品有FAIRCHILD公司生產(chǎn)的NDS8410型N溝道功率MOSFET，其通態(tài)電阻為0.015Ω。Philips公司生產(chǎn)的SI4800型功率MOSFET是采用TrenchMOSTM技術(shù)制成的，其通、斷狀態(tài)可用邏輯電平來(lái)控制，漏－源極通態(tài)電阻僅為0.0155Ω。IR公司生產(chǎn)的IRL3102（20V／61A）、IRL2203S（30V／116A）、IRL3803S（30V／100A）型功率MOSFET，它們的通態(tài)電阻分別為0.013Ω、0.007Ω和0.006Ω，在通過(guò)20A電流時(shí)的導通壓降還不到0.3V。這些專(zhuān)用功率MOSFET的輸入阻抗高，開(kāi)關(guān)時(shí)間短，現已成為設計低電壓、大電流功率變換器的首選整流器件。

最近，國外IC廠(chǎng)家還開(kāi)發(fā)出同步整流集成電路（SRIC）。例如，IR公司最近推出的IR1176就是一種專(zhuān)門(mén)用于驅動(dòng)N溝道功率MOSFET的高速CMOS控制器。IR1176可不依賴(lài)于初級側拓撲而單獨運行，并且不需要增加有源箝位（active clamp）、柵極驅動(dòng)補償等復雜電路。IR1176適用于輸出電壓在5V以下的大電流DC／DC變換器中的同步整流器，能大大簡(jiǎn)化并改善寬帶網(wǎng)服務(wù)器中隔離式DC／DC變換器的設計。IR1176配上IRF7822型功率MOSFET，可提高變換器的效率。當輸入電壓為＋48V，輸出為＋1.8V、40A時(shí)，DC／DC變換器的效率可達86％，輸出為1.5V時(shí)的效率仍可達到85％。

2 同步整流的基本原理

單端正激、隔離式降壓同步整流器的基本原理如圖1所示，V1及V2為功率MOSFET，在次級電壓的正半周，V1導通，V2關(guān)斷，V1起整流作用；在次級電壓的負半周，V1關(guān)斷，V2導通，V2起到續流作用。同步整流電路的功率損耗主要包括V1及V2的導通損耗及柵極驅動(dòng)損耗。當開(kāi)關(guān)頻率低于1MHz時(shí)，導通損耗占主導地位；開(kāi)關(guān)頻率高于1MHz時(shí)，以柵極驅動(dòng)損耗為主。

圖1 單端降壓式同步整流器的基本原理圖

2.1 磁復位電路的設計

正激式DC／DC變換器的缺點(diǎn)是在功率管截止期間必須將高頻變壓器復位，以防止變壓器磁芯飽和，因此，一般需要增加磁復位電路（亦稱(chēng)變壓器復位電路）。圖2示出單端降壓式同步整流器常用的3種磁復位電路：輔助繞組復位電路，R，C，VDZ箝位電路，有源箝位電路。3種磁復位的方法各有優(yōu)缺點(diǎn)：輔助繞組復位法會(huì )使變壓器結構復雜化；R，C，VDZ箝位法屬于無(wú)源箝位，其優(yōu)點(diǎn)是磁復位電路簡(jiǎn)單，能吸收由高頻變壓器漏感而產(chǎn)生的尖峰電壓，但箝位電路本身也要消耗磁場(chǎng)能量；有源箝位法在上述3種方法中的效率最高，但提高了電路的成本。

（a）輔助繞組復位電路 （b）R、C、VDZ箝位電路 （c）有源箝位電路

圖2 單端降壓式同步整流器常用的三種磁復位電路

磁復位要求漏極電壓要高于輸入電壓，但要避免在磁復位過(guò)程中使DPA－Switch的漏極電壓超過(guò)規定值，為此，可在次級整流管兩端并聯(lián)一個(gè)RS、CS網(wǎng)絡(luò )，電路如圖3所示。該電路可使高頻變壓器在每個(gè)開(kāi)關(guān)周期后的能量迅速恢復到一個(gè)安全值，保證UD>UI。當DPA－Switch關(guān)斷時(shí)，磁感應電流就通過(guò)變壓器的次級繞組流出，利用電容CS使磁感應電流減至零。CS的電容量必須足夠小，才能在最短的關(guān)斷時(shí)間內將磁感應電流衰減到零；但CS的電容量也不能太小，以免漏極電壓超過(guò)穩壓管的箝位電壓。電阻RS的電阻值應在1～5Ω之間，電阻值過(guò)小會(huì )與內部寄生電感形成自激振蕩。上述磁復位電路適用于40W以下的開(kāi)關(guān)電源。

圖3 并聯(lián)RS、CS網(wǎng)絡(luò )的磁復位電路

2.2 磁復位電路的校驗

當輸入電壓為最小值或最大值時(shí)，要求磁復位電路都能按可控制的范圍將高頻變壓器準確地復位。檢查磁復位情況的最好辦法是觀(guān)察DPA－Switch的漏極電壓波形。以圖3所示的磁復位電路為例，當輸入電壓依次為72V、48V和36V時(shí)，用示波器觀(guān)察到3種磁復位波形分別如圖4所示。

（a）UIN=72V