一種低壓高線(xiàn)性CMOS模擬乘法器設計

圖6所示該乘法器用作調幅電路。在Vid1端輸入一個(gè)幅值0．3 V，頻率5 kHz的正弦載波信號，Vid2端輸入一個(gè)同樣幅值，頻率100 MHz的正弦調制信號，得到一個(gè)完整的正弦包絡(luò )。
如圖7所示：固定V2，V3，V4輸入不變，對V1以0．05 V步長(cháng)進(jìn)行DC掃描，掃描范圍0．45～0．75 V。得到的-3 dB帶寬為1 GHz?？梢?jiàn)，圖4所示乘法器頻率特性良好，帶寬較寬，可以處理較高頻率信號。
圖8是該乘法器電路THD仿真結果；圖4中在Vid2加上頻率100 kHz，幅度變化的正弦信號，Vid1固定在0．6 V；圖1中在Vid2加上頻率100 kHz相同幅度變化的正弦信號，Vid1固定在0．6 V，圖中折線(xiàn)①代表圖1乘法器的仿真結果，折線(xiàn)②代表圖4乘法器的仿真結果，可以明顯看出，對于同樣的輸入，圖4所示乘法器失真更小，線(xiàn)性度更好。整體來(lái)說(shuō)，本乘法器較好的完成了對模擬信號的相乘處理功能，在整個(gè)線(xiàn)性輸入范圍內都表現出完好的線(xiàn)性相乘結果，較高的線(xiàn)性度以及較大的-3 dB帶寬，并經(jīng)仿真驗證成功，可能存在的不足之處在于其線(xiàn)性輸入范圍有待進(jìn)一步提高。

3 版圖設計
使用0．18 μm CMOS工藝技術(shù)，對圖4電路設計版圖。與一般的低壓CMOS四象限模擬乘法器電路(圖1)相比，版圖設計時(shí)最顯著(zhù)的提升就是節約4個(gè)電阻的版圖面積，如果工藝中包含高阻值的電阻類(lèi)型，這種優(yōu)勢就更為突出。

4 結語(yǔ)
本文提出了一種結構簡(jiǎn)單的高線(xiàn)性CMOS四象限模擬乘法器，該乘法器基于交叉耦合平方電路結構并采用減法電路來(lái)實(shí)現。HSPICE仿真結果顯示，該乘法器功耗可低至80μW，其線(xiàn)性輸入范圍達到±0．3 V，-3 dB帶寬可達到1 GHz。在同樣的電源電壓和功耗條件下，相比于圖1所示的乘法器，最突出的優(yōu)點(diǎn)是線(xiàn)性度得到顯著(zhù)改善。在要求低高線(xiàn)性的高頻模擬信號處理系統中該乘法器有望得到廣泛應用。