變頻器慣性輸出技術(shù)

　　目前所使用的變頻器一般將上述比較過(guò)程放在cpu中完成，當cpu遇到干擾復位或程序出錯的時(shí)候，變頻器將停止輸出。由fpga來(lái)完成三角波和正弦波的比較過(guò)程將很好的解決這個(gè)問(wèn)題，利用cpu的強大計算能力實(shí)時(shí)計算參與比較的正弦波，利用fpga高速度的時(shí)鐘精確產(chǎn)生移相三角波，然后在fpga中進(jìn)行比較輸出。fpga脈沖發(fā)生器及慣性輸出原理#e#4 fpga脈沖發(fā)生器及慣性輸出原理

　由fpga實(shí)現相位移載波spwm調制的結構框圖如圖4所示。fpga與cpu的接口由數據總線(xiàn)、地址總線(xiàn)和控制總線(xiàn)實(shí)現，cpu上電后首先對fpga的控制寄存器進(jìn)行初始化，設置spwm的輸出周期，各路三角波的初始相位和幅值。地址發(fā)生器根據周期寄存器的值產(chǎn)生ram讀取地址，輸出數據進(jìn)入緩存。在每個(gè)三角波的谷值處給cpu一個(gè)中斷，通知cpu更新數據，在每個(gè)三角波的峰值處從ram中讀取數據進(jìn)入緩存。cpu每次更新數據的同時(shí)也更新地址寄存器，指明當前輸出數據的地址長(cháng)度，此地址長(cháng)度決定了變頻器輸出的頻率。多路比較器實(shí)時(shí)將緩存數據與對應三角波進(jìn)行比較產(chǎn)生spwm波形，光纖信號組合器將每一個(gè)功率單元所需信號即左臂信號、右臂信號、閉鎖信號、旁路信號組合編碼成一路串行信號送入光接口。

　　圖4 fpga實(shí)現變頻器慣性輸出結構圖

　　在fpga內部實(shí)現了一個(gè)看門(mén)狗(控制器狀態(tài)檢測器)對cpu進(jìn)行監視，cpu在正常工作時(shí)，在每ms之內必須給fpga一個(gè)喂狗信號，當檢測器在2ms沒(méi)有檢測到此信號變化則給地址發(fā)生器一個(gè)信號，地址發(fā)生器則根據當前的地址寄存器產(chǎn)生地址從雙口ram中讀取數據，從而實(shí)現cpu死機時(shí)變頻器輸出的相位和頻率能夠繼續，即具有慣性輸出功能。fpga實(shí)現慣性輸出時(shí)，狀態(tài)寄存器保存當前輸出頻率值和故障標志，以供cpu復位之后讀取。

　　5 verilog設計與仿真

　　根據圖4的結構框圖應用verilog語(yǔ)言進(jìn)行設計，選用lattice的xp3系列fpga進(jìn)行設計，與傳統的基于sram的fpga不同，latticexp3器件不需要外接引導存儲器，因此能提供單芯片的解決方案，從而減少了電路板面積，并簡(jiǎn)化了系統制造過(guò)程。以控制狀態(tài)檢測器為例，當fpga在一段時(shí)間內檢測到cpu的喂狗信號沒(méi)有改變時(shí)，給出cpu異常信號，改變地址控制器的輸出策略。其仿真圖形如圖5所示。

　　圖5 cpu狀態(tài)檢測器仿真時(shí)序圖