計算機電源“白金”化

解決方案
若想減少 QE 和 QF 主體二極管導電，最好是在 QA 和 QB 延遲期間 (tDelay) 讓這些同步整流器開(kāi)啟。要做到這一點(diǎn)，必須通過(guò)其自有輸出來(lái)驅動(dòng) FET QE 和 QF，其中“導通”時(shí)間而非同步的“斷開(kāi)”時(shí)間會(huì )重疊。圖 3 顯示了具有 6 個(gè)單獨驅動(dòng)信號（OUTA 到 OUTF）的相移、全橋接轉換器的功能示意圖。通過(guò)根據 QA 到 QD 的邊緣，導通和斷開(kāi) OUTE 及 OUTF，可以產(chǎn)生 QE (OUTE) 和 QF (OUTF) 的信號。表 1 和圖 4 顯示了完成這項工作所需的時(shí)序。圖 4 所示理論波形表明，這種技術(shù)去除了主體二極管導電，其會(huì )在 tDelay 期間兩個(gè)柵極驅動(dòng)均為斷開(kāi)時(shí)，與圖 2 所示柵極驅動(dòng)信號一起出現。

表 1 OUTE 和 OUTF 導通/斷開(kāi)過(guò)渡轉換

圖 3 使用表 1 時(shí)序的相移、全橋接轉換器

圖 4 減少 QE 和 QF 體二極管導電的時(shí)序圖
試驗結果
為了查看這種技術(shù)在減少主體二極管導電方面的效果如何，我們對一個(gè) 390-V 到 12-V 相移、全橋接轉換器進(jìn)行了改進(jìn)，旨在通過(guò)圖 2 和 4 所示信號驅動(dòng) FET。

圖 5 QE 和 QF 主體二極管導電波形圖
圖 5 顯示了同步FET（QE 和 QF）柵極的波形圖，它們通過(guò) OUTA 和 OUTB PWM 輸出驅動(dòng)。圖中，在 OUTA 和 OUTB 之間的延遲時(shí)間 (tDelay) 期間可以觀(guān)測到主體二極管導電。